ACM-116L Rev2Arria 10 GX 搭載FPGAボード

• FPGA: Arria 10 GX
  10AX016E4F27E3SG
  10AX022E4F27E3SG
  10AX027E4F27E3SGまたは
  10AX032E4F27E3SGを搭載

  FPGAの概要	10AX016	10AX022	10AX027	10AX032
  Logic Elements (LEs)	160K	220K	270K	320K
  Adaptive Logic Modules (ALMs)	61,510	83,730	101,620	118,730
  ALM registers	246,040	334,920	406,480	474,920
  M20K memory blocks	440	588	750	891
  M20K memory size (Mb)	9	11	15	17
  MLAB memory size (Mb)	1.0	1.8	2.4	2.8
  Variable-precision digital signal processing (DSP) blocks	156	191	830	985
  18 x 19 Multipliers	312	382	1,660	1,970
  Peak fixed-point peformance (GMACS)	343	420	1,826	2,167
  Peak floating-point performance (GFLOPS)	140	172	747	887
  Maximum user I/O pins (Device)	288	288	384	384
  Maximum user I/O pins (Board)	128	128	128	128

  FPGA概要の詳細は Altera社Arria 10 GXのページをご覧ください。
• ユーザ I/O: 128本 (CNA：64本/CNB：64本)
  CNA、CNBの I/O用電源（VCCOA/VCCOB）は分離されており、それぞれ外部から供給する必要があります。1.2V、1.25V、1.35V、1.5V、1.8V までの電圧をサポートしています。
• 3.3V単一電源
  1.8V、0.9V、1.03V、1.35V、0.675Vをボード内で生成
• 高速トランシーバー評価可能
  Tx/Rxペアを各コネクタ（CNA/CNB）に引き出し
  リファレンスクロック搭載（125MHz）
• DDR3L SDRAM 搭載 (Micron, 4Gbit)
  MT41K512M8DA-107:P (512M x 8)
• コンフィギュレーションROM: MT25QU256
• オンボードクロック
  50MHz、100MHz (CMOS)、100MHz (LVDS)
  外部供給可能
• JTAG用コネクタ
  USB Blasterなど対応10ピンソケット
  ダウンロードケーブル各種

  10ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE(青), POWER LED(赤）
• 汎用LED x2
• 汎用スイッチ x2
  • プッシュボタンスイッチ x1
  • DIPスイッチ x1
• コンフィギュレーション用リセット回路搭載
• I/O の配線長コントロール

  CNA	CNB	A基板
  IOA0-63: MAX 25.7 mm MIN 21.6 mm	IOB0-63: MAX 21.2 mm MIN 17.1 mm

  全てのI/OがLVDS対応ではありません
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 10層基板
• 基板寸法：54 mm x 43 mm　ハーフカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。