XCM-308 Rev2Spartan-7 搭載FPGAボード

• FPGA: Spartan-7
  XC7S6-1FTGB196C
  XC7S15-1FTGB196C
  XC7S25-1FTGB196Cまたは
  XC7S50-1FTGB196Cを搭載

  FPGAの概要	XC7S6	XC7S15	XC7S25	XC7S50
  Logic Cell	6,000	12,800	23,360	52,160
  Slice	938	2,000	3,650	8,150
  Max Distributed RAM (kb)	70	150	313	600
  Max Block RAM (kb)	180	360	1,620	2,700
  DSP Slice	10	20	80	120
  CMT (MMCMx1+PLLx1)	2	2	3	5
  Max user I/O pins (Device)	100	100	100	100
  Max user I/O pins (Board)	56	56	56	56

  FPGA概要の詳細はAMD社 Spartan-7のページをご覧ください。
• 56本のI/Oを外部引き出し
  • CNA：28本 (High Range) Vcco = 3.3V
  • CNB：28本 (High Range) Vcco = 外部入力
• 3.3Ｖ単一電源動作
  1.0V、1.8Vをボード内で生成
  電源シーケンサ搭載（投入時）
• コンフィギュレーションROM
  Quad SPI ROM: MT25QL128ABA1ESE-0SIT (Micron, 128Mbit)
• オンボードクロック
  50MHz (LVTTL)
  各コネクタより外部入力可能（CNA、CNB）
• 7ピンJTAGコネクタ装備
  FPGAへのコンフィギュレーション
  コンフィギュレーションROMへのISP
  JTAG Buffer回路で、安定したダウンロードを実現

  7ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE(青), POWER LED(赤）
• 汎用LED x2
• 汎用スイッチ x2
  • プッシュボタンスイッチ x1
  • DIPスイッチ x1
• コンフィギュレーション用リセット機能
• Vccoを分離(CNB) ※製造時には3.3Vでテスト
• I/Oの配線長コントロール

  CNA	CNB	A基板
  IOA0-49 MAX 36.45 mm MIN 30.49 mm	IOB0-49 MAX 31.34 mm MIN 24.25 mm

  全てのI/OがLVDS対応ではありません
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 6層基板
• 基板寸法：54 mm x 53 mm　セミカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。