XCM-110Z Spartan-6 搭載FPGAボード

• FPGA: Spartan-6
  XC6SLX45-2FGG484C
  XC6SLX75-2FGG484C
  XC6SLX100-2FGG484Cまたは
  XC6SLX150-2FGG484Cを搭載

  FPGAの概要	XC6SLX45	XC6SLX75	XC6SLX100	XC6SLX150
  Logic Cell	43,661	74,637	101,261	147,443
  Slice	6,822	11,662	15,822	23,038
  Max Distributed RAM (kb)	401	692	976	1,355
  Total Block RAM (kb)	2,088	3,096	4,824	4,824
  DSP Slice	58	132	180	180
  Max user I/O pins (Device)	316	280	326	338
  Max user I/O pins (Board)	128	128	128	128

  FPGA概要の詳細はAMD社 Spartan-6のページをご覧ください。
• 豊富なI/Oを外部引き出し（128本)
• 3.3V単一電源動作
  1.2Vをボード内で生成
• コンフィギュレーションSPI-ROM
  • Rev3 Quad SPI ROM: MT25QL128 (Micron, 128Mbit)
  • Rev1～2
    LX45/LX75: M25P32 (Micron, 32Mbit)
    LX100/LX150: M25P64 (Micron, 64Mbit)
  iMPACTからISP可能
• オンボードクロック
  30MHz、50MHz (LVTTL)　外部入力可能
• 7ピンJTAGコネクタ装備
  FPGAへのコンフィギュレーション
  コンフィギュレーションROMへのISP
  JTAG Buffer回路で、安定したダウンロードを実現

  7ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE(青), POWER LED(赤）
• 汎用LED x2
• 汎用スイッチ x2
  • プッシュボタンスイッチ x1
  • DIPスイッチ x1
• コンフィギュレーション用リセット機能
• VCCOを分離（CNBの一部） ※製造時には3.3Vでテスト
• VREF入力可能（CNB） ※製造時にテストされません
• I/Oの配線長コントロール

  CNA	CNB	LVDS用 ターミネータ 実装可能数	B基板
  IOA0-31: MAX 41 mm MIN 31 mm	IOB0-17: MAX 14 mm MIN 11 mm	9
  IOA32-63: MAX 19 mm MIN 13 mm	IOB18-31: MAX 25 mm MIN 19 mm
  -	IOB32-63: MAX 41 mm MIN 31 mm

  全てのI/OがLVDS対応ではありません
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 8層基板
• 基板寸法：54 mm x 43 mm　ハーフカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。