XCM-117L Artix UltraScale+ 搭載FPGAボード

• FPGA: Artix UltraScale+
  XCAU20P-1FFVB676Eまたは
  XCAU25P-1FFVB676Eを搭載

  FPGA の概要	XCAU20P	XCAU25P
  System Logic Cells	238,437	308,437
  CLB Flip-Flops	218,000	282,000
  CLB LUTs	109,000	141,000
  Maximum Distributed RAM (Mb)	3.2	4.7
  Block RAM Blocks	200	300
  Block RAM (Mb)	7.0	10.5
  UltraRAM Blocks	-	-
  UltraRAM (Mb)	-	-
  CMTs (1MMCM and 2PLLs)	3	4
  DSP Slices	900	1,200
  System Monitor	1	1
  Max HD I/O (Device)	72	96
  Max HD I/O (Board)	64	64
  Max HP I/O (Device)	156	208
  Max HP I/O (Board)	64	64

  FPGA概要の詳細はAMD社 Artix UltraScale+のページをご覧ください。
• 豊富なI/Oを外部引き出し（128本)
  CNA: 64本 (HD) / CNB: 64本 (HP)
  ※ I/O用電源 (VCCOA/VCCOB) は外部から供給
  ※ HDは、High Density I/Oで、1.2Vから3.3Vの I/O電圧をサポートします
  ※ HPは、High Performance I/Oで、1.0Vから1.8VのI/O 電圧をサポートしています
• 電源：3.3V, VCCOA, VCCOB
  VCCINT、0.9V、1.2V、1.8V、1.35V、0.675Vをボード内で生成
  電源シーケンサ搭載（投入時）
• GTY Transceivers評価可能
  TX/RX 各2ch
  リファレンスクロック：125MHz (LVDS)、外部入力可能（MMCX)
  125/150MHzと通信規格について
• コンフィギュレーションROM
  Quad SPI ROM: MT25QU128 (Micron, 128Mbit)
• DDR3L SDRAM　搭載
  MT41K64M16TW-107:P (Micron, 1Gbit)
• オンボードクロック
  汎用: 50MHz (Vcco連動), 200MHz (LVDS)
  外部供給可能 (CNA/CNB)
• 7ピンJTAGコネクタ装備
  FPGAへのコンフィギュレーション
  コンフィギュレーションROMへのISP
  JTAG Buffer回路で、安定したダウンロードを実現

  7ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE(青), POWER LED(赤）
• 汎用LED x1
• 汎用スイッチ x2
  • プッシュボタンスイッチ x1
  • DIPスイッチ x1
• コンフィギュレーション用リセット回路搭載
• Vccoを分離（CNA/CNB）（製造時には1.8Vでテスト）
• I/Oの配線長コントロール（メモリは別途管理）

  CNA	CNB	A基板
  IOA0-63: MAX 33.9 mm MIN 24.9 mm	IOB0-63: MAX 22.8 mm MIN 14.1 mm

  CNA=LVDS_25 CNB=LVDSで使用可能
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 10層基板
• 基板寸法：54 mm x 43 mm　ハーフカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。