ACM-308 Rev2 Cyclone 10 LP 搭載FPGAボード

• FPGA: Cyclone 10 LP
  10CL006YE144C8G
  10CL010YE144C8G
  10CL016YE144C8Gまたは
  10CL025YE144C8Gを搭載

  FPGAの概要	10CL006	10CL010	10CL016	10CL025
  Logic Elements (LEs)	6,272	10,320	15,408	24,624
  Memory: M9K (kb)	270	414	504	594
  18 x 18 Multipliers	15	23	56	66
  PLL	2	2	4	4
  Maximum user I/O pins (Device)	88	88	78	76
  Maximum user I/O pins (Board)	56	56	56	56

  FPGA概要の詳細は Altera社 Cyclone 10 LPのページをご覧ください。
• 56本のI/Oを外部引き出し (CNA:28, CNB:28)
• I/O用電源（VCCIO)を分離 (CNA = 3.3V, CNB=外部入力)
• 3.3V単一電源動作
  2.5V、1.2Vをボード内で生成
• コンフィギュレーションROM
  • Rev2以降：EPCQ16ASI8N (Intel, 16Mbit)
  • Rev1：EPCS16 (Altera, 16Mbit)
• オンボードクロック
  30MHz (LVTTL)
• 外部クロック入力可能
• JTAG用コネクタ
  USB Blasterなど対応10ピンソケット
  ダウンロードケーブル各種

  10ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE(青)
• 汎用LED x1
• 汎用スイッチ x1（DIP）
• コンフィギュレーション用リセット回路搭載
• I/O の配線長コントロール

  CNA	CNB	LVDS用 ターミネータ 実装可能数	A基板
  IOA0-27: MAX 44.7 mm MIN 33.2 mm	IOB0-27: MAX 57.7 mm MIN 37.9 mm	（図面参照）

  全てのI/OがLVDS対応ではありません
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 4層基板
• 基板寸法：54 mm x 53 mm　セミカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。