ACM-202 Rev3 Cyclone III 搭載FPGAボード

• FPGA: Cyclone III
  EP3C55F780C8N
  EP3C80F780C8Nまたは
  EP3C120F780C8Nを搭載

  FPGAの概要	EP3C55	EP3C80	EP3C120
  Logic Elements	55,856	81,264	119,088
  Total RAM bits	2,396,160	2,810,880	3,981,312
  Multipliers	156	244	288
  PLLs	4	4	4
  M9K RAM blocks	260	305	435
  Global Clock Networks	20	20	20
  Maximum user I/O pins (Device)	377	429	531
  Maximum user I/O pins (Board)	296	296	296

  FPGA概要の詳細は Altera社 Cyclone IIIのページをご覧ください。
• 豊富なI/Oを外部引き出し (296本) ※別途クロック用入力有り
• 電源回路
  3.3V単一電　※内部電源はオンボードレギュレータにより生成されます
• コンフィギュレーションROM
  • Rev3: EPCQ64ASI16N (Intel, 64Mbit)
  • Rev2: EPCS64SI16N (Altera, 64Mbit)
  • Rev1: EPCS16SI16N/EPCS64SI16N (Altera, 16Mbit/64Mbit)
• クロック源: 30MHz、50MHz
  外部入力可能
• JTAG用コネクタ
  USB Blasterなど対応10ピンソケット
  ダウンロードケーブル各種

  10ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE, POWER LED
• 汎用LED x2
• 汎用タクトスイッチ x2
• コンフィギュレーション用リセット回路
• 一部のVCCIOを分離可能
• I/O の配線長コントロール

  CNA	CNB	CNC	CND	LVDS用 ターミネータ 実装可能数	A基板
  IOA0-63: MAX 67 mm MIN 15 mm	IOB0-63: MAX 29 mm MIN 26 mm	IOC0-83: MAX 55 mm MIN 33 mm	IOD0-83: MAX 44 mm MIN 10 mm	（図面参照）

  全てのI/OがLVDS対応ではありません
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 8層基板
• 基板寸法：54 mm x 86 mm　クレジットカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。