ACM-114 Rev2Cyclone 10 LP 搭載FPGAボード

• FPGA: Cyclone 10 LP
  10CL016YF484
  10CL040YF484
  10CL055YF484
  10CL080YF484または
  10CL120YF484を搭載

  FPGAの概要	10CL016	10CL040	10CL055	10CL080	10CL120
  Logic Elements (LEs)	15,408	39,600	55,856	81,264	119,088
  Memory: M9K (kb)	504	1,134	2,340	2,745	3,888
  18 x 18 Multipliers	56	126	156	244	288
  PLL	4	4	4	4	4
  Maximum user I/O pins (Device)	340	325	321	289	277
  Maximum user I/O pins (Board)	128	128	128	128	128

  FPGA概要の詳細は Altera社 Cyclone 10 LPのページをご覧ください。
• ユーザ I/O: 128本 (CNA：64本/CNB：64本)
• 3.3V単一電源
  2.5V、1.2Vをボード内で生成
• SPI-Flashメモリ搭載 (Micron, 128Mbit)
• コンフィギュレーションROM
  EPCQ16A または EPCQ32A (Intel, 16/32Mbit)
• オンボードクロック
  50MHz（外部供給可能）
• JTAG用コネクタ
  USB Blasterなど対応10ピンソケット
  ダウンロードケーブル各種

  10ピンJTAGコネクタの使い方

  JTAGコネクタはソケットになっています。使用するときにはピンヘッダを実装してください。（当社採用のソケットは、0.64mm角ピンに対応したものです）
  詳細は「JTAG（ISP)ピンレイアウトについて」のページをご確認ください。

  
• ステータスLED: CONF_DONE（青）, POWER LED（赤）
• 汎用LED x2
• 汎用スイッチ x2
  • プッシュボタンスイッチ x1
  • DIPスイッチ x1
• コンフィギュレーション用リセット回路搭載
• I/O の配線長コントロール

  CNA	CNB	LVDS用 ターミネータ 実装可能数	A基板
  IOA0-63: MAX 27.6 mm MIN 17.5 mm	IOB0-63: MAX 45.4 mm MIN 35.5 mm	（図面参照）

  全てのI/OがLVDS対応ではありません
  各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
• 8層基板
• 基板寸法：54 mm x 43 mm　ハーフカードサイズ
• RoHS指令対応

デバイスのI/Oピンがそのまま外部（パッドまたはコネクタ等）に引き出されています。デバイスと同じように扱って下さるようお願いいたします。
「使用上のご注意」にご注意いただきたい内容を掲載しております。