2009/01/16-最終更新日 2025/6/21
FPGAの概要 XC3SD1800A XC3SD3400A System Gates 1800K 3400 K Logic Cells 37,440 53,712 Maximum Distributed RAM Bits 260 K 373 K Total Block RAM Bits 1512 K 2268 K Maximum user I/O pins(Device) 519 469 Maximum user I/O pins(Board) 100 100 DSP48As 84 126 DCMs 8 8
CNA CNB LVDS用 ターミネータ 実装可能数 A基板 IOA0-49: MAX 45mm MIN 43mm IOB0-49: MAX 45mm MIN 43mm 25 全てのI/OがLVDS対応ではありません 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
製品の仕様、価格など、改良のため予告無く変更になることがございます。 webに公開されている以外の資料はご用意しておりません。納入仕様書の発行はいたしておりません。FPGAの開発には有償の開発ツールが必要になる場合がございます。
Copyright © 1990-2025 HuMANDATA LTD. All Rights Reserved (001)
AMDシリーズTOPへ