クリックして拡大
クリックして拡大
ブロック図
クリックして拡大 |
■FPGA
EP4CE55F23C8N、EP4CE75F23C8NまたはEP4CE115F23C8Nを搭載
| FPGA 機能概要 |
| Cyclone IV E FPGAデバイス・ファミリの特長 |
| 特 長 |
EP4CE55 |
EP4CE75 |
EP4CE115 |
| Logic Elements |
55,856 |
75,408 |
114,480 |
| Embedded memory(Kbits) |
2,340 |
2,745 |
3,888 |
| M9K RAM blocks |
260 |
305 |
432 |
| Embedded 18 × 18 multipliers |
154 |
200 |
266 |
| General-purpose PLLs |
4 |
4 |
4 |
| Global Clock Networks |
20 |
20 |
20 |
| Maximum user I/O pins(Device) |
374 |
426 |
528 |
| Maximum user I/O pins(Board) |
128 |
128 |
128 |
■JTAG用コネクタ
ダウンロードケーブル各種
(USB Blaster、BL3、ByteBlasterII、ByteBlasterMV、など)対応10ピンソケット
■クロック源
30MHz、50MHz
外部入力可能
■128本のI/Oピンを外部引き出し
■汎用LED 2個
■汎用スイッチ 1個
■MRAM(MR2A16AMA35 256Kx16)搭載
■ステータスLED 2個
CONF_DONE用、POWER LED
■コンフィギュレーション用リセット回路
■電源回路
3.3V単一電源(内部電源はオンボードレギュレータにより生成されます）
■一部のVCCIOを分離可能
■8層基板採用
■I/Oの配線長コントロール（メモリは別途管理）
| CNA |
CNB |
LVDS用
ターミネータ
実装可能数 |
A基板 |
IOA0-63：
MAX 20mm
MIN 16mm |
IOB0-63：
MAX 33mm
MIN 29mm |
(図面参照) |
- 全てのI/OがLVDS対応ではありません
- 各I/O規格について、FPGAの資料などを元にユーザにて検討をお願いします
■ハーフカードサイズ
54mmX43mm
 RoHS指令対応
| その他のカードサイズボードはこちらです。 |
| その他のCycloneIV使用ボードはこちらです |
|
