







目 次

| はじめに | . 1 |
|--|-----|
| ご注意 | .1 |
| 1. 製品の内容について | . 2 |
| 2. 仕様 | . 2 |
| 3.製品説明 | . 3 |
| 3.1. 各部の名称 | .3 |
| 3.2. 電源入力 | .4 |
| 3.3. JTAG コネクタ | .4 |
| 4. FPGA へのコンフィグレーション方法 | . 6 |
| 5. コンフィグレーション ROM データ作成方法 | . 7 |
| 6.コンフィグレーション ROM へのデータ書き込み方法 | . 9 |
| 7.ディップスイッチの説明 | 10 |
| 8. ジャンパスイッチの説明 | 11 |
| 9. コネクタピン割付表 | 12 |
| CNA | 12 |
| СNВ | 13 |
| ディップスイッチ........ | 14 |
| オンボードクロック................................... | 14 |
| 10.XCM-105 シリーズ 参考資料について | 14 |
| 11. 付属資料 | 14 |



はじめに

この度は、Virtex-4 ブレッドボード / XCM-105 シリーズをお買い上げいただき まして誠にありがとうございます。

XCM-105 シリーズは、XILINX の高性能 FPGA Virtex-4 を用いた評価用ボードで、 電源回路、クロック回路、コンフィグレーション回路、ISP 可能なコンフィグレ ーション ROM などを装備した、使いやすいボードになっています。 どうぞご活用ください。

ご注意

- 1. 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 2. 本書の内容については万全の記して作成しましたが、万一誤りなど、お気 づきの点がございましたら、ご連絡をお願いいたします。
- 3. 本製品の運用の結果につきましては、2.項にかかわらず当社は責任を負い かねますので、ご了承願います。
- 4. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載され ていない使用をされた場合の結果については、当社は責任を負いません。
- 5. 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。



1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございま したら、弊社宛にご連絡ください。

| FPGA ブレッドボード | XCM-105 シリーズ | 1 |
|--------------|--------------|---|
| 付属品 | | 1 |
| マニュアル(本書) | | 1 |
| ユーザー登録はがき | | 1 |

2. 仕様

| 製品型番 | XCM-105-FX12 | XCM-105-LX15 | XCM-105-LX25 | XCM-105-LX40 | XCM-105-LX60 |
|-----------------------|-----------------------------|--------------------|--------------------|--------------------|--------------------|
| 搭載 FPGA | XC4LFX12-10FFG668C | XC4VLX15-10FFG668C | XC4VLX25-10FFG668C | XC4VLX40-10FFG668C | XC4VLX60-10FFG668C |
| 電源 | DC 3.3V (内部電源は | オンボードレギュレータに | より生成) | | |
| 消費電流 | N/A (詳細は FPGA デ | ータシートご参照) | | | |
| 外形寸法 | 43 × 54 [mm] | | | | |
| 重量 | 約 18 [g] | | | | |
| ユーザ1/0 | 128 本 | | | | |
| 1/0 コネクタ | メーカ型番:FX10A-8 | OP/8-SV1(71) (ヒロセ | 電機) | | |
| プリント基板 | ガラスエポキシ 8 層基 | 板 1.6t | | | |
| コンフィグレーション ROM | XCF32PVOG48C | | | | |
| クロック | オンボード 48MHz タ | 小部供給可能 | | | |
| コンフィグレーション用 リセット回路 | 内蔵 (200ms TYP) | | | | |
| JTAG コネクタ | SIP7 ピン 丸ピンソケッ | ット 2.54mm ピッチ | | | |
| ステータス LED | 2個(POWER-LED, | DONE-LED) | | | |
| 汎用 LED | 2個 | | | | |
| | SIP7 ピンヘッダ (本 [,] | 体に取付け済み)1個 | | | |
| 付属品 | コネクタ:FX10A-80S | /8-SV(71) (ヒロセ電機 | 制 2個 | | |
| | ジャンパソケット 1個 | 5 | | | |
| | *1 互換品と変更になる | ことがございます | | | |



3. 製品説明

3.1. 各部の名称



<A 面>



<B 面>



3.2. 電源入力

本ボードは、DC 3.3V単一電源で動作します。

内部で必要な、2.5V、1.8V、1.2V はオンボードのレギュレータにより生成されます。

外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意く ださい。

電源は、CNA、CNB から供給してください。CNA は BANK-A、CNB は BANK-B の VCCO となっております。

適切な電源を供給してください。

いずれも 3.3V を超えることはできません。

詳しくは FPGA のデータシートや回路図などを参照してください。また電源の立ち上がりは単調増加である必要があります。良質の電源を使用するようにしてください。

3.3. JTAG コネクタ

JTAG コネクタ

FPGA へのコンフィグレーションや ROM への ISP に用います。 ピン配置は次表のとおりです



| 信号名 | 方向 | ピン番号 |
|-----------|----------|------|
| GND | 1/0 | 1 |
| ТСК | IN | 2 |
| TDO | OUT | 3 |
| TMS | IN | 4 |
| VCC(3.3V) | OUT(POW) | 5 |
| TDI | IN | 6 |
| GND | 1/0 | 7 |

弊社製ダウンロードケーブル XC2、XC3、XCKIT や XILINX 社の純正ケーブルな どを用いることができます。

また、ダウンロードケーブルと本品(XCM-105)との接続には付属品 SIP7 ピンヘ ッダをご利用できます。





JTAG チェインには ROM と FPGA の両方が接続されています。



iMPACT により、いずれかを選択し、ROM ならば ISP(書き込み)、FPGA ならば Configration を行ってください。





Particle Factor 2 (201 No.)

4. FPGA へのコンフィグレーション方法

FPGA へのコンフィグレーションは iMPACT により行います。 iMPACT を 起 動 し [File]-[Initialize Chain]をクリックすると、ROM と FPGA が 認識されます。ROM は任意の mcs ファイル、 または BYPASS とし、FPGA に対して bit フ ァイルを割り付けてください。

デバイスのアイコン上で右クリック をし、Program...をクリックします。 FPGA へのコンフィグレーションの際は、 通常 Verify のチェックを外してください。



needs.

In the Development Dates Dates Date Date Date Date Dates Dat

in the free + 0.

-c/12ge

Standey has Strick for Armste

書き込みが成功すると、Program Succeeded と表記されます。





5. コンフィグレーション ROM データ作成方法

▼ 下図 赤枠[PR0M File Formatter]上で ダブルクリックします。

| En für Des Opening Open | Date Date State Sta | (PRODUCTION CONTRACTOR) | 100 A |
|--|---|-------------------------------|-------|
| Contraction Contraction Contraction Contraction Contraction Contraction Contraction | 2 D 22 20 4 | · 9 | |
| PACT Mains PACT Mains PACT Mains PACT Research Mainté Cancelana Analdé Cancelana an Analdé Cancelana an An | | Night shift in Launch (No and | |
| AMACT Process Operations | Stanter for. | STON File Feisure | |
| // *** Battin CBP + seth Revision 0, Design Deri // *** Battin CBD + deler Count Drie (Marrie | om -pff om #U im Delected, effomberion -ponitio | | |

次に、下図のようにチェックを入れ、 File Name と Location(保存先)を指定し <u>N</u>ext>をクリックします。

| BORDAUT - Prepare PHON THEY | E11 6 |
|--|-----------------|
| -1 meet his harpert in | |
| Diles PROM | |
| C General Facallel FFIOM | |
| C 34-FWS SITPION | |
| C PROM Supporting Multiple Design Versions | Destant Makhar |
| HIGH File Famil SING O THE O UPP for level DED O BIN O BIC O HOL Sing Sto | |
| Olectours Fill Value @ Hen Darts) /// | |
| PROM File Name (ICM-105-L/25-1 | |
| Leaster DVGLINGARDCM05-LIGS | Detrees. |
| | (jet get) Getet |

次に、PROM の種類を指定し Add をク リックします。

(XCM-105 は XCF2PV048C を使用している ので、Select a PROM はxcf XCF32P を選 択します) 下図のようになればNext>をクリックしま

下図のようになれる<u>N</u>ext>をクリックします。

| Auto Select FROM | Matterial | | | |
|----------------------|--|---------------------------|----------|-----------|
| District Compression | | | | |
| Select a FFCH Lut | Parties and a second se | 195500 194750 19752 | Deers Al | <u>ar</u> |
| | | (Back | - Net 2 | Centre |

次に、<u>Finish</u>をクリックします。

| BORRANT- | File Generation Tis | 2000 | 8 H B |
|---|--------------------------------|--|-----------|
| Nucleare enter FROM Type File Formel Fill Value FROM Nervana Number of FRO | ed following information Ma | Secal nos 17 1604-105-1305-1 1 | |
| Postar | Par Nava | | |
| - | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| | | | |
| Chis "Feat" | to start adding device tile | 6. | |
| | | (gan Drive | [Genel] |



次に、下図ダイアログが表示されます ので **OK** をクリックし、bit ファイルを指 定します。



|--|

| 🚽 Add | Device | | | |
|-------|----------|---------------|-------------------|-----------|
| (?) | Would yo | ou like to ad | ld another device | e file to |
| Y | Data Str | eam: O | | |
| | | | | |

次に、OKをクリックします。

| 📑 Add | Device | X |
|-------|--|---------------|
| ٩ | You have completed the devic Click 'Ok' to continue OK | e file entry. |

次に、PROM Formatter タブの、表示 エリアで右ボタンメニューの Generate Fileをクリックします。 PROM File Generation Succeeded が表示 されれば ROM データの完成です。

| Antibio Sector S | PROM File Generation Succeeded | ed |
|--|------------------------------------|----|
| INFACT Process Operations | Schurder Law STREETA for furnition | |



6. コンフィグレーション ROM へのデータ書き込み方法

ROM へのデータ書込みは iMPACT により行います。

iMPACT を 起 動 し [File]-[Initialize Chain]をクリックすると、ROM と FPGA が 認識されます。JTAG は任意の bit ファイ ル、または BYPASS とし、ROM に対して mcs ファイルを割り付けてください。

ROMへデータ書き込み時は[Verify] [Erase Before Programming]にチェックを いれOK をクリックします XCM-105 に使用している ROM はシリアルモ ードと Parallel Mode に対応しています。 Parallel Mode でき込みたい場合は [Parallel Mode]にチェックをいれます。 シリアルモードの時は[Parallel Mode]の チェックをはずしてください。





Program Succeeded が表示されれば終 了です。





ROM から FPGA にコンフィグレーションする際、次項のディップスイッチの設定を行ってください。

7. ディップスイッチの説明

| 番号 | S1 | S2 | S3 | S4 | S5 | S6 | S7 | S8 |
|-----|-----|-------|---------|----------------|---------|------------|----------|-----|
| 記号 | MO | M1 | M2 | REVSELO | REVSEL1 | EN_REV | HSWAP_EN | SWO |
| 出荷時 | OFF | ON | OFF | OFF | OFF | OFF | OFF | OFF |
| | コンフ | ィグレーシ | ョンモード | コンフィク | ブレーショ | リビジョンイネーブル | FPGA | 汎用 |
| | | | ンROM | | 設定 | HSWAP EN | | |
| | | | リビジョン設定 | | | | | |

XCM-105のディップスイッチは以下のように割り付けられています。

表 1-1: Virtex-4 コンフィギュレーション モード

| コンフィギュレーション モード | M2 | M1 | MO | データ幅 | CCLK の方向 |
|---------------------------------|----|----|----|--------|----------|
| マスタ シリアル | 0 | 0 | 0 | 1ビット | 出力 |
| スレーブ シリアル | 1 | 1 | 1 | 1ビット | 入力 |
| マスタ SelectMAP | 0 | 1 | 1 | 8ビット | 出力 |
| スレーブ SelectMAP8 | 1 | 1 | 0 | 8ビット | 入力 |
| スレーブ SelectMAP32 ⁽³⁾ | 0 | 0 | 1 | 32 ビット | 入力 |
| JTAG/パウンダリ スキャンのみ(1) | 1 | 0 | 1 | 1ビット | - |

×÷:

 JTAG モードのコンフィギュレーションでは、コンフィギュレーション クロック (CCLK) ではなく、 JTAG TCK ピンを使用します。

2. コンフィギュレーション前の I/O プルアップ抵抗は、HSWAPEN ピンの設定によって有効になります。

3. SelectMAP32 では、D0:D31 データビットはスワップしません。D0 が LSB であり、D31 が MSB です。

 ビンが未接続のままの場合、MODE ビンに付いている弱いブルアップ抵抗により、スレーブ シリアルが デフォルトモードとなります。

(XILINX社 Virtex-4 コンフィグレーションガイドより)

S1、S2、S3 : コンフィグレーションモード

ROM 使用時:MasterSelctMAP mode

- S1(OFF) MO = 1
- S2(OFF) M1 = 1
- S3(ON) M2 = 0

出荷時: JTAG mode

- S1(OFF) MO = 1
- S2(ON) M1 = 0
- S3(OFF) M2 = 1

S4、S5、S6 : コンフィグレーション ROM のリビジョン設定

コンフィグレーション ROM(XCF32P)には、リビジョン管理機能があります。

S4、S5、S6 により各ピンを設定することができます。

回路図および、ROM のデータシートを参照してください。

S7 : HSWAPEN の設定

コンフィグレーション前の1/0のプルアップの状態を設定することができます。

S8 : 汎用

ユーザーが自由に使用することができます。



8. ジャンパスイッチの説明

JP2 CCLK 供給設定

| JP2 | CCLK 供給設定 |
|-------|------------------|
| Short | CCLK を ROM から供給 |
| Open | CCLK を FPGA から供給 |

メモ

山荷時は Open しています。(ソケット付属品)



9.コネクタピン割付表

CNA

| BANK | NET LABEL | FPGA ピン# | コネクタピン# | | FPGA ピン# | NET LABEL | BANK |
|------|-----------|-------------|---------|----|-------------|-----------|------|
| А | V33_A | 3.3V | 1 | 2 | 3.3V | V33_A | А |
| А | V33_A | 3.3V | 3 | 4 | 3.3V | V33_A | А |
| | 電源予約 | 電源予約 | 5 | 6 | 電源予約 | 電源予約 | |
| | 電源予約 | 電源予約 | 7 | 8 | 電源予約 | 電源予約 | |
| | N.C | N.C | 9 | 10 | N.C | N.C | |
| | GND | GND | - | - | GND | GND | |
| Α | CLKA0 | A12 | 11 | 12 | A10 | CLKA1 | А |
| | N.C | N.C | 13 | 14 | N.C | N.C | |
| | N.C | N.C | 15 | 16 | N.C | N.C | |
| А | IOA0 | D1 | 17 | 18 | D3 | IOA32 | А |
| A | IOA1 | C1 | 19 | 20 | D4 | IOA33 | A |
| A | IOA2 | C2 | 21 | 22 | C4 | IOA34 | А |
| A | IOA3 | A3 | 23 | 24 | A5 | IOA35 | А |
| A | IOA4 | B3 | 25 | 26 | A4 | IOA36 | A |
| А | IOA5 | B6 | 27 | 28 | C5 | IOA37 | А |
| А | IOA6 | A6 | 29 | 30 | C6 | IOA38 | А |
| | GND | GND | - | - | GND | GND | |
| A | IOA7 | B7 | 31 | 32 | B4 | IOA39 | А |
| Α | IOA8 | A7 | 33 | 34 | D6 | IOA40 | А |
| А | IOA9 | A8 | 35 | 36 | D7 | IOA41 | А |
| A | IOA10 | B9 | 37 | 38 | B12 | IOA42 | А |
| А | IOA11 | A9 | 39 | 40 | B13 | IOA43 | А |
| А | IOA12 | A11 | 41 | 42 | D8 | IOA44 | А |
| A | IOA13 | B14 | 43 | 44 | D9 | IOA45 | А |
| A | IOA14 | A15 | 45 | 46 | D13 | IOA46 | А |
| A | IOA15 | A16 | 47 | 48 | C14 | IOA47 | A |
| A | IOA16 | A17 | 49 | 50 | D10 | IOA48 | A |
| | GND | GND | - | - | GND | GND | |
| А | IOA17 | C17 | 51 | 52 | C10 | IOA49 | А |
| А | IOA18 | B17 | 53 | 54 | D11 | IOA50 | А |
| A | IOA19 | B18 | 55 | 56 | C11 | IOA51 | A |
| A | IOA20 | A18 | 57 | 58 | C12 | IOA52 | A |
| A | IOA21 | A19 | 59 | 60 | D12 | IOA53 | A |
| A | IOA22 | C19 | 61 | 62 | B15 | IOA54 | А |
| A | IOA23 | A20 | 63 | 64 | C15 | IOA55 | A |
| A | IOA24 | B20 | 65 | 66 | C16 | IOA56 | A |
| A | IOA25 | A21 | 67 | 68 | C20 | IOA57 | A |
| A | IOA26 | A22 | 69 | 70 | D21 | IOA58 | А |
| | GND | GND | - | - | GND | GND | |
| A | IOA27 | B21 | 71 | 72 | C22 | IOA59 | А |
| А | IOA28 | C25 | 73 | 74 | A23 | IOA60 | А |
| А | IOA29 | A24 | 75 | 76 | B23 | IOA61 | А |
| А | IOA30 | B24 | 77 | 78 | C23 | IOA62 | А |
| A | IOA31 | C26 | 79 | 80 | C24 | IOA63 | A |



CNB

| BANK | NET LABEL | FPGA | コネク | カピン# | FPGA | | BANK |
|-------|-----------|------|-----------|------|------|-------|--------|
| DAINK | | ピン# | 14.77 C2# | | ピン# | | DAININ |
| В | V33_B | 3.3V | 1 | 2 | 3.3V | V33_B | В |
| В | V33_B | 3.3V | 3 | 4 | 3.3V | V33_B | В |
| | 電源予約 | 電源予約 | 5 | 6 | 電源予約 | 電源予約 | |
| | 電源予約 | 電源予約 | 7 | 8 | 電源予約 | 電源予約 | |
| | N.C | N.C | 9 | 10 | N.C | N.C | |
| | GND | GND | - | - | GND | GND | |
| В | CLKB0 | AC10 | 11 | 12 | AD12 | CLKB1 | В |
| | N.C | N.C | 13 | 14 | N.C | N.C | |
| | N.C | N.C | 15 | 16 | N.C | N.C | |
| В | IOB0 | AA1 | 17 | 18 | AD1 | IOB32 | В |
| В | IOB1 | AB1 | 19 | 20 | AC1 | IOB33 | В |
| В | IOB2 | AC3 | 21 | 22 | AD2 | IOB34 | В |
| В | IOB3 | AD3 | 23 | 24 | AC2 | IOB35 | В |
| В | IOB4 | AC4 | 25 | 26 | AE3 | IOB36 | В |
| В | IOB5 | AD4 | 27 | 28 | AF3 | IOB37 | В |
| В | IOB6 | AD5 | 29 | 30 | AE4 | IOB38 | В |
| | GND | GND | - | - | GND | GND | |
| В | IOB7 | AC5 | 31 | 32 | AF4 | IOB39 | В |
| В | IOB8 | AC6 | 33 | 34 | AF5 | IOB40 | В |
| В | IOB9 | AD6 | 35 | 36 | AE6 | IOB41 | В |
| В | IOB10 | AC7 | 37 | 38 | AF6 | IOB42 | В |
| В | IOB11 | AD8 | 39 | 40 | AF7 | IOB43 | В |
| В | IOB12 | AC9 | 41 | 42 | AF8 | IOB44 | В |
| В | IOB13 | AC8 | 43 | 44 | AF9 | IOB45 | В |
| В | IOB14 | AE12 | 45 | 46 | AE9 | IOB46 | В |
| В | IOB15 | AE14 | 47 | 48 | AE10 | IOB47 | В |
| В | IOB16 | AF18 | 49 | 50 | AD11 | IOB48 | В |
| | GND | GND | - | - | GND | GND | |
| В | IOB17 | AC18 | 51 | 52 | AF11 | IOB49 | В |
| В | IOB18 | AC19 | 53 | 54 | AF12 | IOB50 | В |
| В | IOB19 | AC21 | 55 | 56 | AE13 | IOB51 | В |
| В | IOB20 | AE18 | 57 | 58 | AF19 | IOB52 | В |
| В | IOB21 | AD22 | 59 | 60 | AF20 | IOB53 | В |
| В | IOB22 | AD23 | 61 | 62 | AD21 | IOB54 | В |
| В | IOB23 | AF22 | 63 | 64 | AE21 | IOB55 | В |
| В | IOB24 | AF23 | 65 | 66 | AF21 | IOB56 | В |
| В | IOB25 | AB23 | 67 | 68 | AE23 | IOB57 | В |
| В | IOB26 | AC24 | 69 | 70 | AB26 | IOB58 | В |
| | GND | GND | - | - | GND | GND | |
| В | IOB27 | AC23 | 71 | 72 | AB25 | IOB59 | В |
| В | IOB28 | AD25 | 73 | 74 | AF24 | IOB60 | В |
| В | IOB29 | AD26 | 75 | 76 | AE24 | IOB61 | В |
| В | IOB30 | AC26 | 77 | 78 | AC22 | IOB62 | В |
| В | IOB31 | AC25 | 79 | 80 | AB22 | IOB63 | В |



ディップスイッチ

| DIP SW-ピン# | NET LABEL | 接続先 | | | | |
|------------|----------------|----------------------|-------|--|--|--|
| SW-1 | X M0 | FPGA-W15 | | | | |
| SW-2 | X M1 | FPGA-Y15 | | | | |
| SW-3 | X M2 | FPGA-W14 | | | | |
| SW-4 | REVSEL0 | コンフィグレーション ROM U7-20 | | | | |
| SW-5 | REVSEL1 | コンフィグレーション ROM | U7-27 | | | |
| SW-6 | REVSEL2 | コンフィグレーション ROM | U7-25 | | | |
| SW-7 | HSWAP EN | FAPGA-G16 | | | | |
| SW-8 | SW0 | FPGA-AA14 | | | | |

オンボードクロック

| クロック | NET LABEL | FPGA ピン# | |
|-----------|-----------|-------------|--|
| オンボード 48M | GCLKX | C13 | |

10. XCM-105 シリーズ 参考資料について

追加資料や参考資料がつくられた場合は 製品サポートページ http://www.hdl.co.jp/support_c.html にデータをアップロードすることにいたします。 ときどきチェックしていただき必要に応じてご利用くださいませ。

11. 付属資料

- 1. 回路図
- 2.外形寸法図



Virtex-4 ブレッドボード (ハーフカードサイズ) XCM-105 シリーズ

2006/10/31 (初版) 2006/11/29 (第2版) 2007/05/18 (第3版) (Rev2) 2007/11/28 (第4版) (Rev2)

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp/