


Spartan-3A ブレッドボード
(カードサイズ)
XCM-015
ユーザーズマニュアル
Ver.1.2



ヒューマンデータ

目次


● はじめに.....	1
● ご注意.....	1
● 改訂記録.....	2
1. 製品の内容について.....	2
2. 開発環境.....	2
3. 仕様.....	3
4. 製品概要.....	4
4.1 各部の名称.....	4
4.2 ブロック図.....	5
4.3 電源入力.....	5
4.4 I/O (CNA/CNB).....	5
4.5 クロック.....	6
4.6 汎用 LED、汎用スイッチ.....	6
4.7 デバッグ I/F.....	6
4.8 設定スイッチ.....	6
5. FPGA コンフィギュレーション.....	7
5.1 JTAG/バウンダリスキャン.....	7
5.2 コンフィグ ROM ファイルの作成.....	7
5.3 コンフィグ ROM アクセス.....	8
5.4 コンフィグ ROM からの起動.....	9
6. サポートページ.....	10
7. 付属資料.....	10
8. お問い合わせについて.....	10


● はじめに

この度は、Spartan-3A ブレッドボード／XCM-015 シリーズをお買い上げいただきまして誠にありがとうございます。

XCM-015 は、XILINX の高性能 FPGA Spartan-3A を用いた評価用ボードで、電源回路、クロック回路、コンフィギュレーション回路などを装備した、使いやすいボードになっています。どうぞご活用ください。

● ご注意

 禁止	1. 本製品には、民生用の一般電子部品が使用されています。宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2. 水中、高湿度の場所での使用はご遠慮ください。
	3. 腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮ください。
	4. 基板表面に他の金属が接触した状態で電源を入れないでください。
	5. 定格を越える電源を加えないでください。

 注意	6. 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承ください。
	7. 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
	8. 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承ください。
	9. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
	10. 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。
	11. 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12. ノイズの多い環境での動作は保障しかねますのでご了承ください。
	13. 静電気にご注意ください。

● 改訂記録

日付	バージョン	改訂内容
2009/10/02	1.0	・ 初版
2010/08/16	1.1	・ FRAM 変更 (FM18L08-70-SG → FM28V020-SG)
2014/12/15	1.2	・ 2章「仕様」メモリ型番の編集 ・ コンフィギュレーションに関する章の記載を見直し

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。

FPGA ボード XCM-015	1
付属品	1
マニュアル(本書)	1*
ユーザー登録はがき	1*

* オーダー毎に各 1 部の場合があります。(ご要望により追加請求できます。)

2. 開発環境

FPGA の内部回路設計には、回路図エディタや HDL 入力ツール、論理合成ツール等が必要です。開発ツールの選択はユーザー様で行っていただくようお願いいたします。当社では開発ツールについてのサポートと搭載デバイスそのもののサポートは一切行っておりません。

本マニュアルは、マニュアル作成時に当社で使用している開発ツールを元に作成しています。


3. 仕様

製品型番	XCM-015-700A	XCM-015-1400A
搭載 FPGA	XC3S700A-4FGG484C	XC3S1400A-4FGG484C
電源	DC 3.3 [V]	
コンフィグ ROM	M25P16 (Micron, 16Mb)	
FRAM	FM28V020-SG (Ramtron, 256kb:32k x8)	
DDR2SDRAM	MT47H32M16HR-25E-G (Micron, 512Mbit: 8Mbit x16 x4 banks)	
オンボードクロック	50MHz (外部供給可能)	
ユーザ I/O	100 本	
ステータス LED	POWER, DONE, AWAKE	
汎用スイッチ	1 (Push)	
汎用 LED	2	
リセット信号	コンフィグ用リセット信号(電源電圧検出 typ.240ms)	
I/O コネクタ	66 ピンスルーホール 0.9 [mmφ] 2.54 [mm] ピッチ	
JTAG コネクタ	SIL7 ピンソケット 2.54mm ピッチ	
プリント基板	ガラスエポキシ 8 層基板 1.6t	
消費電流	N/A (設計デザインに依存します)	
基板寸法	86 x 54 [mm]	
質量	約 30 [g]	
付属品	SIL7 ロングピンヘッダ x1 DIL80 ピンヘッダ (任意にカット可能) x2	


* これらの部品や仕様は変更となる場合がございます

4. 製品概要

4.1 各部の名称




部品面



はんだ面

4.2 ブロック図



4.3 電源入力

電源は CNA, CNB より 3.3V を供給してください。内部で必要になる電源はオンボードレギュレータにより生成されます。外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意ください。いずれも 3.3V を超えることはできません。

4.4 I/O (CNA/CNB)

FPGA の I/O Bank は Bank Group A/B としてグループ化されています。詳しくは回路図をご参照ください。

CNA に接続された I/O が属する Bank Group A の Vcco は 3.3V (V33A) に固定されています。CNB に接続された I/O が属する Bank Group B の Vcco は CNB より入力可能です。設計にあった電圧を入力してください。出荷時 JP2 により V33A に接続されています。

ピン割付、配線長については製品の資料ページより「ピン割付表」をご参照ください。

4.5 クロック

オンボードクロックとして 50MHz(U2)を搭載しています。CNA、CNB より外部クロックを入力することも可能です。



4.6 汎用 LED、汎用スイッチ

汎用 LED (L2, 3) は Low 出力で点灯させる事が出来ます。汎用プッシュスイッチ (SW2) はプルアップされていますので、ボタン押し込みにより Low 信号を FPGA に入力できます。



4.7 デバッグ I/F

CN2 を汎用用途にご使用頂けます。抵抗を介して Bank Group A の FPGA ピンに接続されています。



4.8 設定スイッチ

設定スイッチ (SW1) によりコンフィギュレーションモードを変更することが可能です。コンフィギュレーションモードの詳細につきましては FPGA のコンフィギュレーションユーザガイドをご参照ください。

SW1

番号	1	2	3	4	5	6	7	8
記号	SUSPEND	VS0	VS1	VS2	X_M0	X_M1	X_M2	X_PROG
出荷時	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF
説明	SUSPEND モード設定	SPI モード 変数設定		コンフィギュレーション モード設定			ターゲット 設定	

コンフィギュレーションモード	マスタ SPI	JTAG
M[0..2]モードピンの設定	<OFF:ON:ON>	<OFF:ON:OFF>

ON: Low (0), OFF: High (1)

- **SUSPEND** : High で FPGA をサスペンドモードとします
詳しくは FPGA のデータシートをご覧ください
- **VS2, VS1, VS0** : SPI モード変数設定です (通常すべて OFF 設定でご使用ください)
- **M0, M1, M2** : 動作モードを設定します
- **X_PROG** : JTAG による書込み対象を選択します (通常 OFF 設定でご使用ください)
 - ・ ON : コンフィギュレーション ROM
 - ・ OFF: FPGA

5. FPGA コンフィギュレーション

JTAG コネクタ(CN1)よりバウンダリスキャンを行い、FPGA へのコンフィギュレーションやコンフィグ ROM のアクセスを行います。

ピン配置は次表のとおりです。ケーブル接続時は誤接続に注意してください。

CN1

ピン番号	信号	方向
1	GND	I/O
2	TCK	IN
3	TDO	OUT
4	TMS	IN
5	VCC	OUT
6	TDI	IN
7	GND	I/O



5.1 JTAG/バウンダリスキャン

FPGA を直接コンフィギュレーションするには、バウンダリスキャンにより認識されたデバイスに bit ファイルを割りつけてプログラムを実行します。コンフィグ ROM を使用したコンフィギュレーションには次節をご参照ください。

設定スイッチは下記のように設定してください。


SW1

	1	2	3	4	5	6	7	8
ON	■					■		
OFF		■	■	■	■		■	■

5.2 コンフィグ ROM ファイルの作成


コンフィギュレーション ROM へ書き込むためには MCS ファイルが必要となります。書き込みたい bit ファイルから、iMPACT を使用して作成することができます。作成方法の一例を以下に示します。

- (1) iMPACT にて「Create PROM File」をダブルクリックします



(2) 設定画面にて必要な項目を設定します

- Storage Target: SPI Flash - Configure Single FPGA
- Storage Device: 16M (1つ)
- File Format: MCS
- その他項目: 任意



(3) 使用する bit ファイルを選択します

(4) iMPACT Processes のタブにある「Generate File…」をダブルクリックします

(5) 「Generate Succeeded」と表記されれば完了です


5.3 コンフィグ ROM アクセス

バウンダリスキャン画面にて、下図のようにコンフィグ ROM に MCS ファイルを割付けます。デバイスには【SPI PROM – M25P16】を選択してください ROM アイコンの右クリックメニューよりコマンドを実行できます。設定スイッチは下記の様に設定してください。

SW1

	1	2	3	4	5	6	7	8
ON	■					■	■	
OFF		■	■	■	■			■

Right click device to select operations



5.4 コンフィグ ROM からの起動

コンフィグ ROM から FPGA へのコンフィギュレーションは、電源投入時に自動的に行われます。十分に検査した安全性のあるデータを書き込むようにしてください。

設定スイッチは下記の様に設定してください。

SW1

	1	2	3	4	5	6	7	8
ON	■					■	■	
OFF		■	■	■	■			■

6. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

<http://www.hdl.co.jp/ftpdata/xcm-015/index.html>

http://www.hdl.co.jp/support_c.html

- 回路図
- ピン割付表
- 外形図
- ネットリスト ...等

またサポートセンターも合わせてご利用ください。

<http://www3.hdl.co.jp/spc/>

7. 付属資料

1. 基板外形図
2. 基板回路図(別紙)

8. お問い合わせについて

お問い合わせ時は、製品型番とシリアル番号を添えて下さるようお願い致します。


e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。

または、当社ホームページに設置のお問い合わせフォームからお問い合わせください。

技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメールなどをご利用くださるようご協力をお願いいたします。

おことわり

当社では、開発ツールの使用方法や FPGA などのデバイスそのものについて、サポート外とさせていただいております。あらかじめご了承下さいませ。



HUMANDATA		UNIT	TITLE
CHK	DWG	mm	XCM-015 Outline Drawing
		SCALE	DWG NO
		1/1	G-XCM-015
			REV
			A

Spartan-3A ブレッドボード (カードサイズ)

XCM-015 シリーズ
ユーザーズマニュアル

2009/10/02 Ver.1.0

2010/08/16 Ver.1.1

2014/12/15 Ver.1.2

有限会社ヒューマンデータ

〒567-0034
大阪府茨木市中穂積 1-2-10
ジブラルタ生命茨木ビル

TEL 072-620-2002

FAX 072-620-2003

URL <http://www.hdl.co.jp/>
