


LTC2274 高速 A/D ボード
UTL-016
ユーザーズマニュアル
Ver.1.2



ヒューマンデータ

目次


● はじめに.....	1
● ご注意.....	1
● 改訂記録.....	1
1. 製品の内容について.....	2
2. 仕様.....	2
3. 製品説明.....	3
3.1. 各部名称.....	3
3.2. 電源.....	3
3.3. アナログ信号入力.....	4
3.4. エンコードクロック入力.....	5
3.5. デジタル信号出力.....	5
3.6. 設定スイッチの概要.....	6
3.7. ユーザーインターフェース.....	6
4. アプリケーション例.....	7
4.1. FFT アナライザ.....	7
4.2. TDR 法によるケーブル長の算出.....	7
5. サポートページ.....	7
6. 付属資料.....	7


● はじめに

この度は LTC2274 高速 A/D 変換ボード UTL-016 をお買い上げいただきまして、誠にありがとうございます。

どうぞご活用ください。

● ご注意

 禁止	1 本製品には、民生用の一般電子部品が使用されています。宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2 水中、高湿度の場所での使用はご遠慮ください。
	3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮ください。
	4 基板表面に他の金属が接触した状態で電源を入れしないでください。
	5 定格を越える電源を加えないでください。

 注意	6 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承願います。
	7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
	8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承願います。
	9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
	10 本書および、回路図、サンプル回路などを無断で複製、引用、配布することはお断りいたします。
	11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12 ノイズの多い環境での動作は保障しかねますのでご了承願います。
	13 静電気にご注意ください。

● 改訂記録

日付	バージョン	改訂内容
2012/3/16	1.0	・ 初版発行
2012/4/10	1.1	・ 穴経を公称値表記に変更
2012/5/11	1.2	・ シングルエンド信号入力時の設定例を修正

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら弊社宛にご連絡ください。

A/D 変換ボード UTL-016	1
付属品	1
マニュアル（本書）	1 *
ユーザ登録はがき	1 *

* オーダー毎に各 1 部の場合があります。（ご要望により追加請求できます）

2. 仕様

製品型番	UTL-016
差動アンプ IC	LTC6403 (Liner Technology)
A/D 変換 IC	LTC2274 (Liner Technology)
電源	DC 3.3[V]
アナログ信号入力	1.5 または 2.25 [V _{p-p}]
エンコードクロック入力	20~105 [MHz] (差動またはシングルエンド)
デジタル信号出力	CML 出力 (800m[V _{p-p}], 8B/10B フォーマット)
基板寸法	86 x 54 [mm]
質量	約 32 [g]
I/F コネクタ	20 ピンスルーホール 1.0[mmφ] 2.54[mm] ピッチ
プリント基板	ガラスエポキシ 6 層基板 1.6t
ステータス LED	POWER (赤)
付属品	DIL20 ピンヘッダ x1 SMA 50 オーム終端器 x1 (本体取付済み)

* これらの部品や仕様は変更となる場合がございます


* 搭載 IC のデータシートも合せてご参照ください

3. 製品説明

UTL-016 は、リニアテクノロジー社の高速 A/D 変換チップ LTC2274 と、低ノイズ差動アンプ LTC6403 を用いた評価ボードです。

LTC2274 により A/D 変換されたデータは、8B/10B フォーマットで差動出力されますので、FPGA ボードの高速シリアル I/F の評価にもご活用いただけます。

3.1. 各部名称



(はんだ面の部品実装はありません)

※アナログ信号入力(+/-)のシルクの極性表記はアンプ IC のものです
アンプ IC から A/D コンバータへは反転して入力されています


3.2. 電源

電源はユーザ I/F (CN1) より 3.3V を供給してください。外部から供給する 3.3V 電源は充分安定して、余裕のあるものをご用意ください。いずれも 3.3V を超えることはできません。

3.3. アナログ信号入力

SMA コネクタ (CN2) より測定するアナログ信号を入力します。

ジャンパ (JP1, 2) により入力モードを切替えることができます。



JP1 (CN2) : [+]入力

状態	モード
	DC 入力
	AC 入力
	GND

JP2 (CN4) : [-]入力


状態	モード
	DC 入力
	AC 入力
	GND

入力レベルは PGA (SW3[3]) により選択できます、下表をご参照ください。

PGA (SW3[3])	アナログ信号レベル [V _{p-p}]
ON	2.25
OFF	1.5

信号をシングルエンドで入力される場合は、マイナス側 (CN4) から入力してください。アンプの出力極性と A/D コンバータの入力極性を逆転させているためです。

信号を入力しない側 (CN3) は、ジャンパの設定を「DC 入力」とし、SMA 端子を 50Ω 終端する事をお勧め致します。



シングルエンド入力時の設定例

入力された信号は、アンプ内蔵のローパスフィルタ (44.2MHz) を通り、差動信号として LTC2274 へと入力されます。R8-9, C9-11 を実装することにより、カットオフ周波数を調整できます。詳細は LTC6403 のデータシートをご参照ください。

3.4. エンコードクロック入力

LTC2274 はエンコードクロックを元に A/D 変換を行います。SMA コネクタ (CN6, 7) より入力してください。

クロックの周波数 (サンプルレート) に合せた設定が必要となります。

SFR1 (SW1 [4])	SFR0 (SW1 [3])	エンコードクロック周波数
ON	X	20MHz <Freq <35MHz
OFF	ON	30MHz <Freq <65MHz
OFF	OFF	60MHz <Freq <105MHz

X: Don't Care

シリアル信号出力のデータレートはエンコードクロックの周波数を元に決定します。受信可能なレートになるエンコードクロックを入力してください。

$$\text{シリアル信号データレート} = \text{エンコードクロック} \times 20 \text{ [bps]}$$


シングルエンドで入力する際は CN6 より入力し、CN7 を GND (GJ2 [2-4] をショート) としてください。

3.5. デジタル信号出力

AD 変換されたデータは SMA コネクタ (CN3, CN5) より出力されます。

データは 8B/10B フォーマットにエンコードされていますので、コンマ符号でフレーム同期する事により受信を開始することが出来ます。

8B/10B フォーマット、同期については LTC2274 のデータシートや FPGA の高速トランシーバーに関するデータシートなどをご参照ください。



3.6. 設定スイッチの概要

設定スイッチ (SW1, SW2, SW3) により、動作モードを設定できます。ON は Low、OFF は High となります。各内容の詳細については LTC2274 のデータシートをご参照ください。

SW1

番号	ネット	出荷時設定	設定項目
1	DITH	ON	内部ディザ
2	ISMODE	ON	同期符号
3	SFR0	OFF	サンプリングレート範囲
4	SFR1	OFF	

SW2

番号	ネット	出荷時設定	説明
1	SHDN19	ON	IC のシャットダウン
2	SHDN20	ON	
3	FAM	OFF	フレームアライメント
4	SCRAM	ON	データスクランブル

SW3

番号	ネット	出荷時設定	説明
1	PAT0	ON	シリアルデータ出力の テストパターン
2	PAT1	ON	
3	PGA	OFF	入力信号レンジ
4	MSBINV	ON	MSB の反転

3.7. ユーザーインターフェース

CN1 より、外部から各動作モード設定ピンにアクセス可能です。
電源 (3.3V) は 1, 2 番ピンから入力してください。

CN1

ネット	番号		ネット
V33	1	2	V33
V50 (予約)	3	4	V50 (予約)
GND	5	6	GND
-	7	8	-
SYNC	9	10	PAT0
DITH	11	12	PAT1
ISMODE	13	14	PGA
SFR0	15	16	MSBINV
SFR1	17	18	FAM
-	19	20	SCRAM


4. アプリケーション例

FPGA(Xilinx: Spartan-6 LXT, Altera: Cyclone IV GX)と連携させたデモを、弊社 Web にて公開しております。このようなこともできるという例としてどうぞご覧下さい。

4.1. FFT アナライザ

AD 変換されたデータを FPGA で FFT 変換し、周波数成分をスペクトル表示しています。


サンプリングクロックに 100MHz を入力していますので 50MHz までの信号を入力可能です。



4.2. TDR 法によるケーブル長の算出

FPGA から出力したパルス信号の立ち上がり波形を AD 変換して取込み、Time Domain Reflectometry (TDR) 法を用いて、接続されたケーブル長を算出しています。

測定用のパルス信号の位相を 64 段階ずらしてサンプリングすることにより、6.4Gsps の等価サンプリングを実現しています。



5. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

<http://www.hdl.co.jp/ftpdata/utl-016/index.html>

http://www.hdl.co.jp/support_c.html


- 回路図
- 外形図 ... 等

また下記サポートページも合わせてご活用ください。

<http://www.hdl.co.jp/spc/>

6. 付属資料

1. 基板外形図
2. 基板回路図 (別紙)



CHK	DWG		HUMANDATA®	UNIT	TITLE
			mm	UTL-016 Outline Drawing	
			SCALE	DWG NO	REV
			1/1	UTL016R1-DWG-A	A

LTC2274 高速 A/D ボード
UTL-016
ユーザーズマニュアル

2012/03/16 Ver.1.0 (初版)
2012/04/10 Ver.1.1

2012/05/11 Ver.1.2

有限会社ヒューマンデータ

〒567-0034
大阪府茨木市中穂積1-2-10
ジブラルタ生命茨木ビル
TEL : 072-620-2002
FAX : 072-620-2003
URL : <http://www.hdl.co.jp/>
