

Cycloneブレッドボード
CSP - 024シリーズ
Rev 1
ユーザーズマニュアル

有限会社ヒューマンデータ
初版

目次

| | |
|--|----|
| はじめに | 2 |
| ご注意 | 2 |
| 製品の内容について | 3 |
| ボード概観 | 4 |
| 電源入力 | 5 |
| ジャンパの説明 | 6 |
| VCCIO を外部より供給する方法 | 7 |
| コンパイル時の設定 | 8 |
| コンフィグレーション方法 | 10 |
| JTAG 経由のコンフィグレーション方法 | 10 |
| QUALTUS から CSP-024 上のコンフィグレーション ROM に ISP する方法 | 11 |
| 付属資料 | 12 |

はじめに

この度は、Cyclone ブレッドボードをお買い上げいただきまして誠にありがとうございます。
す。

C S P - 0 2 4 はアルテラ社の高性能 F P G A である Cyclone シリーズを実装した試作
評価用ボードで、リセット回路、クロック源、電源回路などの必要最低限の機能に絞り、全
ピンを拡張コネクタに引き出した使いやすいボードになっています。

どうぞご活用ください。

ご注意

1. 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承願
います。
 2. 本書の内容については万全の記して作成しましたが、万一誤りなど、お気づきの点が
ございましたら、ご連絡をお願いいたします。
 3. 本製品の運用の結果につきましては、2 . 項にかかわらず当社は責任を負いかねます
ので、ご了承願います。
 4. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使
用をされた場合の結果については、当社は責任を負いません。
- Quartus、MAX+Plus、Cyclone は、米国アルテラ社の商標です。

製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。


| | |
|-----------------|---|
| Cyclone ブレッドボード | 1 |
| 実験用 A C アダプタ | 1 |
| ジャンパ、ヘッダピンセット | 1 |
| マニュアル(本書) | 1 |
| ユーザー登録カード | 1 |

型番と実装 F P G A

| 型番(MODEL) | 実装 FPGA | 実装 ROM |
|------------|--------------|----------|
| CSP-024-6 | EP1C6Q240C8 | EPCS1(注) |
| CSP-024-12 | EP1C12Q240C8 | EPCS4 |

(注) EPCS1 が入手できないときは EPCS4 となります。

ボード概観



電源入力コネクタ

全ピンを端子に引き出し

FPGA

5Vと3.3V、
1.5V用
電源回路

ByteBlasterII 用コネクタと
JTAG 用コネクタ

ISP可能なコンフィグレーション ROM を標準装備

クロック源
プログラマブルオシレータ
ユーザ使用可能な発振器用
ホール

電源入力

付属の AC アダプタ (9 V) を用いる場合は、CN4 に接続します。CN4 に極性はありません。

CN3 より、安定した 5 V を供給することも可能です。

CN3

| ピン番号 | 信号名 |
|------|--------|
| 1 | 5 V 入力 |
| 2 | GND |
| 3 | N.C |

ジャンパの説明

JP1、JP2 クロック周波数設定

CY2071AF(クロック発生器：原発クリスタル 16.00MHz)

| JP1=オープン | | | | |
|----------------------------|-------|-------|-------|---------|
| JP2:いずれかショート (同時ショート禁止) | 5-6 間 | 3-4 間 | 1-2 間 | 周波数 |
| | SHORT | - | - | 40 MHz |
| | - | SHORT | - | 20 MHz |
| | - | - | SHORT | 80 MHz |
| JP1=ショート 出荷時 | | | | |
| JP2:いずれかショート (同時ショート禁止) | SHORT | - | - | 33 MHz |
| | - | SHORT | - | 16.5MHz |
| | - | - | SHORT | 66 MHz |
| | - | - | SHORT | 出荷時 |

JP3 クロック選択

| ショート位置 ピン番号 | クロック | ショート位置 ピン番号 | クロック |
|----------------|---------------|----------------|------------------------|
| 2-3 | FPGA の 152pin | 1-2 | オプション の汎用発振器(XCO)より |
| 5-6 | FPGA の 153pin | 4-5 | |
| 8-9 | FPGA の 29pin | 7-8 | |
| 11-12 | FPGA の 28pin | 10-11 | |

JP16 CONFIG モード選択

FPGA の M0、M1 に接続されています。通常は両方ショートとなります。

JP18 INIT_DONE LED

ショートで INIT_DONE LED を使用できます。

コンパイルオプションで INNIT_DONE 機能を有効としたときに機能します。


または、ユーザ回路で記述してください。

JP19 CONF_DONE LED

ショートで CONF_DONE LED を使用できます。

リセット時点灯しています。コンフィグレーション中のみ消灯となり、コンフィグレーション完了で再び点灯します。


VCC10 を外部より供給する方法



JP22 を 2 本ともカットすると、外部より VCC10 が供給できます。


コンパイル時の設定

INIT_DONE 表示 LED を用いるには、INIT_DONE 機能を有効としてください。



デバイスオプションの、Enable INIT_DONE output にチェックをいれます。
使わないときは、チェックが無くてもかまいません。

コンフィグレーションROMの設定



デバイスオプションで、Active Serial Configuration を選択し、Use configuration device として EPCS1 または EPCS4 を設定してください（実装されている ROM タイプを選択）。

コンフィグレーション方法

CSP-024 では、2つのコンフィグレーション方法があります。


1. JTAG による方法 (ByteBlasterMV などを用いる) :JTAG
コネクタ CN2 を使用します。
2. コンフィグレーション ROM による :ROM
コネクタ CN1 を使用します。

JTAG 経由のコンフィグレーション方法

ダウンロードケーブルを JTAG 側に接続し、Programmer を起動します。

Mode を JTGA にします。

ダウンロードケーブルとして、ByteBlasterMV、ByteBlasterII、MasterBlaster、弊社の BL3、BL2、BLKIT などが使用可能です。




AutoDetect ボタンをクリックすると、実装されている FPGA が自動的に認識されます。
コンパイルにより生成された SOF ファイルを設定し、コンフィグレーションを行います。

Qualtus から CSP-024 上のコンフィグレーション ROM に ISP する方法

ダウンロードケーブルを AS 側に接続し、Programmer を起動します。

Mode を ActiveSerial... にします。

このとき、ダウンロードケーブルは ByteBlasterII または弊社の BL3 でなければなりません。



AddFile ボタンをクリックし、コンパイルにより生成された POF ファイルを設定し、ROM への書き込み (isp)を行います。

付属资料

1. 回路图

Cyclone ブレッドボード
CSP-024 シリーズ Rev 1

ユーザーズマニュアル

2003/4/14 Rev1 初版

有限会社ヒューマンデータ

〒567-0034

大阪府茨木市中穂積1-2-51

シャトー春日第3ビル2F

TEL 072-620-2002

FAX 072-620-2003

U R L <http://www.hdl.co.jp>

M a i l support@hdl.co.jp
