

**CPLDブレッドボード
CSP-011-100E**

ユーザーズマニュアル

目次

はじめに	2
ご注意	2
製品の内容について	3
ボード概観	4
ジャンプスイッチの説明	5
コンフィグレーション方法	6
MAX+PLUS II から CSP-011 上の EPC2 に ISP する方法	6
コンパイル時の設定	6
EPC2 への書込み方法	7
JTAG 経由のコンフィグレーション方法	8
ダウンロードケーブルについて	9
付属資料	9

はじめに

この度は、CPLDブレッドボードをお買い上げいただきまして誠にありがとうございます。
す。

CSP-011は、アルテラ社の高性能CPLDであるFLEX10Kシリーズ実装した試作評価用ボードで、RS-232C入出力や7セグメント表示器、汎用LED、ディップスイッチ、クロック発生回路などを装備した使いやすいボードになっています。

どうぞご活用ください。

ご注意

1. 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承ください。
2. 本書の内容については万全の記して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
3. 本製品の運用の結果につきましては、2. 項にかかわらず当社は責任を負いかねますので、ご了承ください。
4. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積 1-2-51

シャトー春日第3ビル

TEL 072-620-2002

FAX 072-620-2003

e-mail: support@hdl.co.jp

URL <http://www.hdl.co.jp>

- MAX+Plus2, FLEX は、米国アルテラ社の商標です。

製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。


CPLDブレッドボード	1
ACアダプタ	1
マニュアル（本書）	1
ユーザー登録カード	1

おことわり

製品発表当時、アルテラ社ではFLEXシリーズを「FPGA」ではなく「CPLD」と呼んでおりました。

本マニュアルでは、当時のまま「CPLD」と表記しております。

ボード概観



ジャンプスイッチの説明

J P 9、J P 8——メインクロック設定（次表を参照ください）

EX0-03(クロック発生器 18.432MHz の場合)

J P 9 : 1-4		J P 8			
1-2 間	3-4 間	1-2 間	3-4 間	5-6 間	周波数
SHORT	OPEN	-	-	-	18.432MHz
OPEN	SHORT	SHORT	SHORT	SHORT	9.216
OPEN	SHORT	OPEN	SHORT	SHORT	4.608
OPEN	SHORT	SHORT	OPEN	SHORT	2.304
OPEN	SHORT	OPEN	OPEN	SHORT	1152KHz
OPEN	SHORT	SHORT	SHORT	OPEN	576
OPEN	SHORT	OPEN	SHORT	OPEN	288
OPEN	SHORT	SHORT	OPEN	OPEN	144
OPEN	SHORT	OPEN	OPEN	OPEN	72

J P 9 : 5-8	
5-6 間	7-8 間
クロック源をオプション発振器からとる	予備

J P 2—— CPLD の MSEL0、MSEL1:通常は常時ショート

J P 3—— 通常 5-6 間ショート

J P 4—— CPLD の DEVCLRn と DEV_OE : 任意
(回路図参照)

J P 11—— (nCE)通常 1-2 間ショート

コンフィグレーション方法

CSP-011 では、3つのコンフィグレーション方法があります。


1. ダウンロードケーブルによるアルテラ独自方式：非 JTAG
(パッシブシリアル)
- ご注意：このとき、EPC2 は必ず取り外してください。**
2. JTAG による方法 (ByteBlasterMV などを用いる)：JTAG
3. コンフィグレーション ROM (内蔵 EPC2) による：ROM

以下に、EPC2 への書込み方法と、JTAG でのコンフィグレーション方法を説明いたします。

MAX+Plus II から CSP-011 上の EPC2 に ISP する方法

コンパイル時の設定

Global Project Device Options で、”Passive Serial (can use Configuration EPROM)” に設定後、コンパイルを行ってください。




Configuration EPROM を”EPC2LC20”に設定してください。

EPC2 への書込み方法

EPC2 への書込みは JTAG により行います。

JTAG チェーンには、EPC2 と FLEX10K がつながっています。それらの状態を、MAX+plus2 の JTAG Gain Setup により設定します。図を参考に設定してください。




デバイスはごモデルごとに異なります

ここで、JTAG チェーンの 1 番めは、GPLD を指定し、Programming ファイルはブランクとして Add を実行します。

2 番目に 2 個目の pof ファイル（例では cspchk.pof）を指定します。

JTAG 経由のコンフィグレーション方法

JTAG 経由で、FLEX にコンフィグレーションするには下図を参考に JTAG Chain Setup を行ってください。



デバイスはごモデルごとに異なります

ここで、JTAG チェーンの 1 番めは、GPLD を指定し、Programming ファイルに設計データの sof ファイル指定します（例では cspchk.sof）。

2 番に、EPC2 を指定して、Programming ファイルにはブランクを指定します。

ダウンロードケーブルについて

本ボードに使用できるダウンロードケーブルは以下のようなものです

ケーブル名	メーカー	PS モード	JTAG モード
Byte Blaster MV	Altera	○	○
Master Blaster	Altera	○	○
ByteBlaster II	Altera	○	○
USB Blaster	Altera	○	○
BL2	ヒューマンデータ	○	○
BL3	ヒューマンデータ	○	○
BLKIT (旧モデル)	ヒューマンデータ	○	○
BLKIT REV2	ヒューマンデータ	○	○

付属資料

1. 回路図
2. 空きピン情報

CPLD ブレッドボード
CSP-011-100E

ユーザーズマニュアル

2001/10/25 第 6 版

2004/10/05 第 7 版

有限会社ヒューマンデータ

〒567-0034

大阪府茨木市中穂積 1-2-51

シャトー春日第 3 ビル

TEL 072-620-2002

FAX 072-620-2003

URL <http://www.hdl.co.jp>

Mail support@hdl.co.jp
