


Cyclone 10 LP E144 FPGA ボード
ACM-308
ユーザーズマニュアル
Ver.1.1



目次


● はじめに.....	1
● ご注意	1
● 改訂記録.....	2
1. 製品の内容について	2
2. 開発環境	2
3. 仕様.....	3
4. 製品概要	4
4.1 各部の名称	4
4.2 ブロック図.....	5
4.3 電源入力	5
4.4 クロック.....	6
4.5 汎用 LED	6
4.6 汎用スイッチ	6
4.7 設定スイッチ	7
4.8 FPGA コンフィギュレーション.....	7
4.9 JTAG/バウンダリスキャン	8
4.10 コンフィグ ROM アクセスファイル(jic ファイル)の作成	8
4.11 コンフィグ ROM アクセス.....	9
5. FPGA ピン割付	9
6. サポートページ.....	10
7. お問い合わせについて.....	10


はじめに

この度は Cyclone 10 LP FPGA ボード ACM-308 シリーズをお買い上げいただきまして、誠にありがとうございます。

ACM-308 は、Intel (Altera)社の高性能 FPGA Cyclone 10 LP シリーズを用いた FPGA ボードで、電源回路、クロック回路、コンフィギュレーション回路などを装備した、使いやすいボードになっています。どうぞご活用ください。

ご注意

 禁止	1. 本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2. 水中、高湿度の場所での使用はご遠慮ください。
	3. 腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮ください。
	4. 基板表面に他の金属が接触した状態で電源を入れないでください。
	5. 定格を越える電圧を加えないでください。

 注意	6. 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承ください。
	7. 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
	8. 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承ください。
	9. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
	10. 本書および、回路図、サンプル回路などを無断で複製、引用、配布することはお断りいたします。
	11. 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12. ノイズの多い環境での動作は保障しかねますのでご了承ください。
	13. 静電気にご注意ください。

改訂記録

日付	バージョン	改訂内容
2017/10/19	1.0	・ 初版
2018/03/23	1.1	・ 4.3 電源入力 追記

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。

FPGA ボード ACM-308	1
付属品	1
ユーザー登録はがき	1 (オーダー毎に1部の場合があります)

2. 開発環境

FPGA の内部回路設計には、回路図エディタやHDL入力ツール、論理合成ツール等が必要です。開発ツールの選択はユーザー様で行っていただくようお願いいたします。当社では開発ツールについてのサポートと搭載デバイスそのもののサポートは一切行っておりません。

本マニュアルは、マニュアル作成時に当社で使用している開発ツールを元に作成しています。


3. 仕様

製品型番	ACM-308-06	ACM-308-10	ACM-308-16	ACM-308-25
搭載 FPGA	10CL006Y E144C8G	10CL010Y E144C8G	10CL016Y F144C8G	10CL025Y E144C8G
電源	DC 3.3[V]			
ユーザ I/O	56 本			
コンフィグ ROM	EPCS16 (16Mbit)			
オンボードクロック	30MHz (外部供給可能)			
汎用 LED	1			
汎用スイッチ	1 (DIP)			
リセット信号	コンフィグ用リセット信号 (typ. 240ms)			
I/O コネクタ	40 ピンスルーホール 0.9 (typ.) [mmφ]x2 組 (2.54mm ピッチ)			
プリント基板	ガラスエポキシ 4 層基板 1.6t			
JTAG コネクタ	DIL10 ピンソケット 2.54mm ピッチ			
ステータス LED	POWER (赤), DONE (青)			
基板寸法	54 x 53 [mm]			
質量	約 16 [g]			
付属品	DIL10 ロングピンヘッダ 1 個 DIL40 ピンヘッダ 2 個 (任意にカット可能)			


*これらの部品や仕様は変更となる場合がございます

4. 製品概要

4.1 各部の名称




部品面



はんだ面

4.2 ブロック図



ACM-308 Rev.A

4.3 電源入力

電源はCNAより3.3Vを供給してください。外部から供給する3.3V電源は充分安定して、余裕のあるものをご用意ください。いずれも3.3Vを超えることはできません。

CNBのI/O(IOB)用の電源VIO(B)をCNBより入力してください。

CNAの一部のI/O(IOA22~IOA27)は、VIO(B)を使用します。

詳しくはFPGAのデータシートや回路図などを参照してください。

4.4 クロック



オンボードクロックとして 30MHz を搭載しています。ユーザ I/O コネクタより外部クロックを入力することも可能です。詳しくは回路図をご参照ください。

4.5 汎用 LED

汎用用途に使用できます。Low 出力で点灯します。

多目的ピンにアサインされていますので、下図を参考に設定を調整してください。

Device and Pin Options – Dual-Purpose Pins – Data[1]/ASDO



4.6 汎用スイッチ

SW1[1]を汎用用途に使用できます。プルアップされていますので ON(または Push)にて Low 入力となります。



4.7 設定スイッチ

設定スイッチによりコンフィギュレーションモードを変更することが可能です。
 モードの詳細についてはコンフィギュレーションハンドブックを参照してください。

SW1

1	2	コンギュレーションモード
ASW	MSEL	
汎用	ON	PS
汎用	OFF	AS



- ・PS (Passive Serial) モード : JTAG アクセスの際に設定してください
- ・AS (Active Serial) モード : 下記の場合に設定してください
 - コンフィグ ROM にアクセスする (データ書込み、消去など)
 - コンフィグ ROM から FPGA をコンフィギュレーションする (電源投入時)

4.8 FPGA コンフィギュレーション


JTAG コネクタよりバウンダリスキャンを行い、FPGA のコンフィギュレーションやコンフィグ ROM のアクセスを行います。

コンフィグ ROM から FPGA へのコンフィギュレーションは、電源投入時に自動的に行われます。十分に検査した安全性のあるデータを書き込むようにしてください。


ケーブル接続時は誤接続に注意してください。 ピン配置は次表のとおりです。

CN1

信号	JTAG ピン		信号
TCK	1	2	GND
TDO	3	4	VCC
TMS	5	6	-
-	7	8	-
TDI	9	10	GND




ダウンロードケーブルとの接続には、付属のロングピンヘッダをご利用いただけます。



使用例

4.9 JTAG/バウンダリスキャン


FPGAを直接コンフィギュレーションするには、バウンダリスキャンにより認識されたデバイスに sof ファイルを割りつけてプログラマを実行します。FPGA 内蔵コンフィグ ROM を使用したコンフィギュレーションには次節をご参照ください。




4.10 コンフィグ ROM アクセスファイル(jic ファイル)の作成

コンフィギュレーション ROM へ書き込むためには jic(JTAG Indirect Configuration)ファイルが必要となります。作成手順を以下に示します。

- (1) 【File】から、【 Convert Programming Files..】をクリックします
- (2) 設定画面にて必要な項目を設定します
 - 【Programming File type】: JTAG Indirect Configuration File (.jic)
 - 【Configuration device】: EPCS16
 - 【File name】: 任意



- (3) 【Flash Loader】を選択し【Add Device..】をクリックします
- (4) 搭載デバイスを選択し【OK】をクリックします
- (5) 【SOF Data】を選択し【Add File...】をクリックします
- (6) 変換する sof データを選択し【OK】をクリックします




- (7) 【Generate】をクリックします

4.11 コンフィグ ROM アクセス

作成した jic ファイルでコンフィギュレーション ROM にデータを書き込みます。コンフィギュレーションモードは設定スイッチ(SW1)により AS モードに設定しておく必要があります。イレースも同様の手順で可能です。

- (1) 【Add File...】をクリックし jic ファイルを選択します
- (2) 【Program/Configure】にチェックを入れ、【Start】をクリックします



5. FPGA ピン割付

FPGA BANK は下表のように「BANK Group」にまとめられています。Group A の Vccio は CNA より供給する V33A(3.3V)固定です。Group B の Vccio には CNB より設計にあった値を供給できます。ピン割付表は資料ページを参照してください。

FPGA Bank	Vccio	Bank Group
1	V33A	A
2	V33A	A
3	V33A	A
4	VIO (B)	B
5	VIO (B)	B
6	V33A	A
7	VIO (B)	B
8	VIO (B)	B

6. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

<http://www.hdl.co.jp/ftpdata/acm-308/index.html>

http://www.hdl.co.jp/support_c.html

- 回路図
- ピン割付表
- 外形図
- ネットリスト ...等

また下記サポートページも合わせてご活用ください。

<http://www3.hdl.co.jp/spc/>

7. お問い合わせについて

お問い合わせ時は、製品型番とシリアル番号を添えて下さるようお願い致します。

e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。

または、当社ホームページに設置のお問い合わせフォームからお問い合わせください。

技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメールなどをご利用くださるようご協力をお願いいたします。

おことわり

当社では、開発ツールの使用方法や FPGA などのデバイスそのものについて、サポート外とさせていただきます。あらかじめご了承下さいませ。

Cyclone 10 LP E144 FPGA ボード

ACM-308 シリーズ
ユーザーズマニュアル

2017/10/19 Ver.1.0

2018/03/23 Ver.1.1

有限会社ヒューマンデータ

〒567-0034
大阪府茨木市中穂積 1-2-10
ジブラルタ生命茨木ビル

TEL 072-620-2002

FAX 072-620-2003

URL : <http://www.hdl.co.jp/> (Japan)

<https://www2.hdl.co.jp/en/> (Global)
