HUMANDATA®

CycloneⅢ ブレッドボード (ハーフカードサイズ)ACM-105 シリーズ ユーザーズマニュアルVer.1.2





ヒューマンデータ



目 次

● はじめに	. 1
● ご注意	. 1
● 改訂記録	. 2
1. 製品の内容について	
2. 仕様	
3. 固定ピンについて【重要】	
4. 製品概要	
4. 表の例会・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
4.2. ブロック図	
4.3. 電源入力	
4. 4. JTAG コネクタ	
5. 設定 SW の説明	
6. FPGA のコンフィギュレーション	
7. コンフィギュレーション ROM への書込み	
7. コンフィイユレーフョン NOM への音 Edoy	
7. 2. コンフィギュレーション ROM に ISP(書込み)	
7. 3. ROM から FPGA ヘコンフィギュレーション	
8. ピン割付表	
8.1. ユーザ I/O (CNA)	
8. 2. ユーザ I/O (CNB)	
8.3. オンボードクロック	
8.4. 外部クロック	17
8.5. 汎用 LED	17
8.6. 汎用スイッチ	17
8.7. その他	
9. サポートページ	18
10. 付属資料	18
11. お問い合せについて	18



● はじめに

この度は、CycloneⅢブレッドボード/ACM-105 シリーズをお買い上げいただきまして誠にありがとうございます。

ACM-105 シリーズは、アルテラ社の高性能 FPGA である CycloneⅢを用いた評価用ボードで、電源回路、リセット回路、クロック回路、コンフィギュレーション回路、ISP 可能なコンフィギュレーション ROM などを装備した、使いやすいボードになっています。どうぞご活用ください。

● ご注意



- 1 本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる 特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
- 2 水中、高湿度の場所での使用はご遠慮ください。
- 3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの 使用はご遠慮ください。
- 4 基板表面に他の金属が接触した状態で電源を入れないでください。
- 5 定格を越える電源を加えないでください。



- 6 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 7 本書の内容については万全の記して作成しましたが、万一誤りなど、お気 づきの点がございましたら、ご連絡をお願いいたします。
- 8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承願います。
- 9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
- 10 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。
- 11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
- 12 ノイズの多い環境での動作は保障しかねますのでご了承ください。
- 13 破損する可能性がありますので、静電気にご注意ください。



● 改訂記録

日付	バージョン	改訂内容
2012/06/26	1. 2	・ダウンロードケーブル接続参考図の更新など・搭載 FPGA の型番訂正

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、 弊社宛にご連絡ください。

FPGA ブレッドボード ACM-105 シリーズ1付属品1マニュアル (本書)1*ユーザー登録はがき1** オーダー毎に各 1 部の場合があります。 (ご要望により追加請求できます。)

2. 仕様

製品型番	ACM-105-16C8	ACM-105-40C8	ACM-105-55C8	
搭載 FPGA	EP3C16F484C8N	EP3C40F484C8N	EP3C55F484C8N	
電源	DC 3.3V (内部電源	 ゙゙゙゙゙゙゚゚゚゙゚゚゙゚゚゚゙゚゚゙゚゚゚゙゚゙゙゙゙゚゚゙゚゚゙゚゚゙゚	一タにより生成)	
消費電流	N/A (詳細は FPGA テ	ータシートご参照)		
基板寸法	54×43 [mm]			
質量	約 20[g]			
ューザ 1/0	128 本			
1/0 コネクタ	メーカ型番: FX10A-80P/8-SV1(71)(ヒロセ電機)			
プリント基板	ガラスエポキシ 6 層基板 1.6t			
コンフィグ ROM	EPCS16SI16N (ALTERA)			
オンボードクロック	30MHz (外部供給可能)			
リセット回路	内蔵 (200ms TYP)			
JTAG コネクタ	DIL10ピン 丸ピン:	ノケット 2.54mm ピッラ	F	
ステータス LED	2個 (POWER-LED, D	ONE-LED)		
汎用 LED	1個			
汎用スイッチ	押しボタン SW 1 個			
付属品	DIL10 ロングピンヘック	ず(本体に取付け済み) 1	個	
门周叩	コネクタ: FX10A-80S/8-SV(71) (ヒロセ電機) 2 個			

2

* これらの部品や仕様は変更となる場合がございます



3. 固定ピンについて【重要】

固定ピン一覧

GND

GND	
NET LABEL	FPGA ピン#
GND	AB6
GND	C18
GND	D7
GND	D8
GND	F12
GND	H10
GND	H12
GND	H13
GND	H14
GND	Н3
GND	H8
GND	J15
GND	J19
GND	J5
GND	K16
GND	L15
GND	L8
GND	M7
GND	N15
GND	N8
GND	P16
GND	P8
GND	R11
GND	R13
GND	R3
GND	R7
GND	R9
GND	T12
GND	T20
GND	Т8
GND	Y15

VCCINT

NET LABEL	FPGA ピン#
V12	G12
V12	H11
V12	H15
V12	H9
V12	J16
V12	J8
V12	K15
V12	K8
V12	L16
V12	L7
V12	M15
V12	M8
V12	N14
V12	P14
V12	P15
V12	R10
V12	R12
V12	R8
V12	T13
V12	T7
V12	Т9
V12	U16
V12	U17


VCCIO

NET LABEL	FPGA ピン#
VCCIO1	H4
VCCIO2	R4
VCCIO3	AA6
VCCIO4	Y14
VCCIO5	T19
VCCIO6	J20
VCCIO7	D18
VCCIO8	E8




ダミー入力とする方法によらず未使用ピンを全て入力とすることもできます。以下に設定 方法を示します。

▼ Quartus I の 【Assignments】のタブにある【Device...】を開きます 【Device & Pin Options...】をクリックし【Unused Pins】のタブを開きます Reserve all unused pins の設定を【As input tri-stated】にします






4. 製品概要




部品面



はんだ面



4.2. ブロック図



4.3. 電源入力

本ボードは、DC 3.3 V 単一電源で動作します。 外部から供給する 3.3 V 電源は充分安定して、充分な余裕のあるものをご用意ください。


メモ

電源は CNA、CNB、CNC、CND から<mark>太い配線</mark>で供給してください 電源、GND はすべてのピンに接続することをお勧めします



4.4. JTAG コネクタ


FPGA へのコンフィギュレーション及びコンフィギュレーション ROM の ISP に使用します。 ピン配置は次表のとおりです。



CN2

回路図上信号	ダウンロード ケーブル信号	ピン番号		ダウンロード ケーブル信号	回路図上信号
XTCK	TCK	1	2	GND	GND
XTD0	TD0	3	4	VCC (3. 3V)	V33A
XTMS	TMS	5	6	_	_
_	_	7	8	_	_
XTDI	TDI	9	10	GND	GND

ダウンロードケーブルの接続には、付属のロングピンヘッダをご利用ください。



5. 設定 SW の説明

SW3 は FPGA の MSELO、MSEL1、MSEL2、MSEL3 を設定します。 SW-ON で Low に固定されます。

	1	2	3	4
NET LABEL	MSEL3	MSEL2	MSEL1	MSEL0
出荷時	OFF	OFF	OFF	OFF
機能		コンフィギュレーションモード		

コンフィギュレーション・モード	MSEL3	MSEL2	MSEL1	MSEL0
PS モード	ON	ON	ON	ON
AS モード	ON	ON	OFF	ON
JTAG	OFF	OFF	OFF	OFF




メモ

詳しくは ALTERA 社の最新データシートをご覧ください。

ROM 使用時: SW3 (1、2、4 ON 3 OFF)

MSEL3 = ON MSEL2 = ON MSEL1 = OFF MSEL0 = ON



JTAG 使用時: SW3 (SW1 の状態に影響されません)

MSEL3 = OFF MSEL2 = OFF MSEL1 = OFF MSEL0 = OFF



(出荷時)


メモ

出荷時はすべて OFF の設定になっています。

6. FPGA のコンフィギュレーション


FPGA にコンフィギュレーションする方法を下記に示します。

▼ Quartus II を起動し【Programmer】をクリックします





▼ 【Auto Detect】をクリックします ファイル名が【none】になっているので【none】部分をダブルクリックし、コンフィギュレーションするファイルを指定します(sof ファイル)



▼ 【Program/Configure】にチェックを入れ【Start】をクリックします



正常にコンフィギュレーションが出来れば ACM-105 のボード上の L4 が点灯します。




7. コンフィギュレーション ROM への書込み

ACM-105 にはコンフィギュレーション ROM(EPCS16)が実装されています。 コンフィギュレーション ROM に ISP するためには Quartus II により jic ファイルを作成します。

7.1. jic ファイルの作成


jic ファイルは JTAG より FPGA を用いてコンフィギュレーション ROM へ書き込むためのファイルです。

▼ Quartus|| を起動し【FILE/Convert Programming Files】をクリックします






▼ 次に【Programming File type】【Configuration device】【File name】 を下記のとおり指定し【Memory Map File】のチェックを外します




▼ 【Flash Loader】を選択し【Add Device…】をクリックしてください







▼ お使いの機種のデバイスを選択し【OK】をクリックします



▼ 次に【SOF Data】を選択し【Add Files…】をクリックし SOF データを割り当てて ください



▼ 【Generate】をクリックしてください



これで jic ファイルができました。



7.2. コンフィギュレーション ROM に ISP(書込み)

FPGA にコンフィギュレーションし、十分に動作の確認をしてから ROM に ISP するようにしてください。ROM に ISP する際、DIPSW の設定が必要です。


設定SW(SW3)の設定を下記のように設定してください。

	1	2	3	4
ON				
OFF				

▼ 7.1 項で作成した. jic ファイルを使用します 【Auto Detect】をクリックし. jic ファイルを指定してください



▼ 【Program/Configure】と【Verify】にチェックをいれ【Start】をクリックしてください





7.3. ROM から FPGA ヘコンフィギュレーション

FPGA にコンフィギュレーションし十分に動作の確認をしてから ROM に ISP するようにしてください。

ROM から FPGA にコンフィギュレーションする際、DIPSW の設定が必要です。

設定 SW(SW3)の設定を下記のように設定してください。

	1	2	3	4
ON				
OFF				

設定が終了しましたら、電源を入れなおすと ROM から FPGA ヘコンフィギュレーションされます。



8. ピン割付表

8.1. ユーザ I/O (CNA)

BANK Group	NET LABEL	BEL FPGA CNA	T LABEL FPGA CNA FPGA	CNA		CNA	FPGA	NET LABEL	BANK Group
	V33_A	3.3V	1	2	3.3V	V33_A			
	V33_A	3.3V	3	4	3.3V	V33_A			
	電源予約	電源予約	5	6	電源予約	電源予約			
	電源予約	電源予約	7	8	電源予約	電源予約			
		N.C	9	10	N.C				
Α	CLK0	B12	11	12	A12	CLK1	Α		
		N.C	13	14	N.C				
		N.C	15	16	N.C				
Α	IOA0	A3	17	18	C1	IOA32	Α		
Α	IOA1	В3	19	20	C2	IOA33	Α		
Α	IOA2	A4	21	22	B1	IOA34	Α		
Α	IOA3	B4	23	24	B2	IOA35	Α		
Α	IOA4	A6	25	26	C3	IOA36	Α		
Α	IOA5	В6	27	28	C4	IOA37	Α		
Α	IOA6	A7	29	30	F7	IOA38	Α		
Α	IOA7	В7	31	32	G7	IOA39	Α		
Α	IOA8	A8	33	34	C7	IOA40	Α		
Α	IOA9	B8	35	36	C8	IOA41	Α		
Α	IOA10	A9	37	38	F8	IOA42	Α		
Α	IOA11	В9	39	40	G8	IOA43	Α		
Α	IOA12	B10	41	42	F9	IOA44	Α		
Α	IOA13	A10	43	44	F10	IOA45	Α		
Α	IOA14	A13	45	46	F11	IOA46	Α		
Α	IOA15	B13	47	48	E11	IOA47	Α		
Α	IOA16	A14	49	50	C13	IOA48	Α		
Α	IOA17	B14	51	52	D13	IOA49	Α		
Α	IOA18	A15	53	54	D15	IOA50	Α		
Α	IOA19	B15	55	56	E15	IOA51	Α		
Α	IOA20	A16	57	58	E16	IOA52	Α		
Α	IOA21	B16	59	60	F16	IOA53	Α		
Α	IOA22	A17	61	62	D19	IOA54	Α		
Α	IOA23	B17	63	64	C19	IOA55	Α		
Α	IOA24	A18	65	66	F19	IOA56	Α		
Α	IOA25	B18	67	68	F20	IOA57	Α		
Α	IOA26	B21	69	70	C20	IOA58	Α		
Α	IOA27	B22	71	72	D20	IOA59	Α		
Α	IOA28	C21	73	74	F21	IOA60	Α		
Α	IOA29	C22	75	76	F22	IOA61	Α		
Α	IOA30	D21	77	78	H21	IOA62	Α		
Α	IOA31	D22	79	80	H22	IOA63	Α		



8.2. ユーザ I/O (CNB)

BANK Group	NET LABEL	FPGA	CI	NB	FPGA	NET LABEL	BANK Group
	V33_B	3.3V	1	2	3.3V	V33_B	
	V33_B	3.3V	3	4	3.3V	V33_B	
	電源予約	電源予約	5	6	電源予約	電源予約	
	電源予約	電源予約	7	8	電源予約	電源予約	
		N.C	9	10	N.C		
В	CLK2	AB12	11	12	AA12	CLK3	В
		N.C	13	14	N.C		
		N.C	15	16	N.C		
В	IOB0	Y1	17	18	AA1	IOB32	В
В	IOB1	Y2	19	20	AA2	IOB33	В
В	IOB2	W1	21	22	AB4	IOB34	В
В	IOB3	W2	23	24	AA4	IOB35	В
В	IOB4	V5	25	26	AB5	IOB36	В
В	IOB5	V6	27	28	AA5	IOB37	В
В	IOB6	W6	29	30	AB7	IOB38	В
В	IOB7	V7	31	32	AA7	IOB39	В
В	IOB8	Y7	33	34	AB8	IOB40	В
В	IOB9	W7	35	36	AA8	IOB41	В
В	IOB10	V8	37	38	AB9	IOB42	В
В	IOB11	U9	39	40	AA9	IOB43	В
В	IOB12	W10	41	42	AB13	IOB44	В
В	IOB13	V11	43	44	AA13	IOB45	В
В	IOB14	W13	45	46	AB14	IOB46	В
В	IOB15	Y13	47	48	AA14	IOB47	В
В	IOB16	U13	49	50	T10	IOB48	В
В	IOB17	V14	51	52	U10	IOB49	В
В	IOB18	W15	53	54	R14	IOB50	В
В	IOB19	V15	55	56	R15	IOB51	В
В	IOB20	W17	57	58	T14	IOB52	В
В	IOB21	Y17	59	60	T15	IOB53	В
В	IOB22	W19	61	62	AA15	IOB54	В
В	IOB23	W20	63	64	AB15	IOB55	В
В	IOB24	W21	65	66	AA16	IOB56	В
В	IOB25	W22	67	68	AB16	IOB57	В
В	IOB26	AA22	69	70	AA17	IOB58	В
В	IOB27	AA21	71	72	AB17	IOB59	В
В	IOB28	Y21	73	74	AA20	IOB60	В
В	IOB29	Y22	75	76	AB20	IOB61	В
В	IOB30	V16	77	78	V9	IOB62	В
В	IOB31	W14	79	80	Y4	IOB63	В

8.3. オンボードクロック

周波数	抵抗	NET LABEL	FPGA ピン#
	R5	CLKA	G1,G2
	R6		G22,G21
30MHz	R9		A11,B11
SUMITZ	R12 R13		AB11,AA11
			T22,T21
	R14		T1,T2

8.4. 外部クロック

周波数	抵抗	NET LABEL	FPGA ピン#
	R8	CLK0	A12
外部	R7	CLK1	B12
グトロり	R11	CLK2	AB12
	R10	CLK3	AA12

8.5. 汎用 LED

LED	NET LABEL	FPGAピン#		
L2	ULED0	G16		

8.6. 汎用スイッチ

スイッチ	NET LABEL	FPGAピン#	
SW1	PSW0	G15	

8.7. その他

NET LABEL	FPGA ピン#	
D_RXD	E22	
D_TXD	E21	



9. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

http://www.hdl.co.jp/ftpdata/acm-105/index.html
http://www.hdl.co.jp/support_c.html

- 回路図
- ピン割付表
- 外形図
- ネットリスト

...等

また下記サポートページも合わせてご活用ください。

http://www.hdl.co.jp/spc/

10. 付属資料

1. 回路図(この回路図は EP3C16 を基本にしています)

11. お問い合せについて


お問い合せ時は、製品型番とシリアル番号を添えて下さるようお願い致します。

e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。

または、当社ホームページに設置のお問い合せフォームからお問い合せください。 技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメールなど をご利用くださるようご協力をお願いいたします。

おことわり

当社では、開発ツールの使用方法や FPGA などのデバイスそのものについて、サポート外とさせていただいております。あらかじめご了承下さいませ。



CycloneⅢブレッドボード ACM-105 シリーズ ユーザーズマニュアル

2008/09/11 初版 2009/07/01 第2版

2012/06/26 Ver. 1. 2

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp/