

Cyclone ブレッドボード ACM-102 シリーズ ユーザーズマニュアル 初版



ヒューマンデータ



目次

はじめに	. 1
ご注意	1
1. 製品の内容について	. 2
2. 仕樣	. 2
3.製品概要	
3.1. 各部の名称	
3.2. 電源入力	
3.3. JTAG コネクタ	
3.4. AS コネクタ	5
3.5. ジャンパスイッチの説明	
4. ピン割付表	
4.1. CAN	
4.2. CNB	
4.3. CLK	
4.4. 汎用 LED	9
4.5. 汎用スイッチ	9
5. 固定ピンについて【重要】	10
6. ACM-102 シリーズ 参考資料について	
7. 付屋資料	



はじめに

この度は、Cyclone ブレッドボード / ACM-102 シリーズをお買い上げいただきまして誠にありがとうございます。

ACM-102 シリーズは、アルテラ社の高性能 FPGA である Cyclone を用いた評価用ボードで、電源回路、リセット回路、クロック回路、コンフィグレーション回路などを装備した、使いやすいボードになっています。どうぞご活用ください。

ご注意

- 1. 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 2. 本書の内容については万全の記して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
- 3. 本製品の運用の結果につきましては、2.項にかかわらず当社は責任を負い かねますので、ご了承願います。
- 4. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
- 5. 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。



1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。

FPGA ブレッドボード	ACM-102 シリーズ	1
付属品		1
マニュアル (本書)		1
ユーザー登録はがき		1


2. 仕樣


製品型番	ACM-102-35C8	ACM-102-50C8	ACM-102-70C8	
搭載 FPGA	EP2C35F672C8	EP2C50F672C8	EP2C70F672C8	
電源	DC 3.3V (内部電源	はオンボードレギュレ	/ータにより生成)	
消費電流	N/A (詳細は FPGA デ	ータシートご参照)		
外形寸法	43 × 55 [mm]			
重量	約 32 [g]			
ユーザー1/0	128本(64本X2)			
1/0 コネクタ	メーカ型番:FX10A-80P/8-SV1 (ヒロセ電機)			
プリント基板	ガラスエポキシ 8 層基板 1.6t			
コンフィグレーション ROM	EPCS16SI16N (ALTERA)			
クロック	オンボード 30MHz	外部供給可能		
リセット回路	内蔵 (240ms TYP)			
JTAG コネクタ	DIP10ピン 丸ピンソ	/ケット 2.54mm ピッ	チ	
AS コネクタ	DIP10ピン 丸ピンソ	/ケット 2.54mm ピッ	チ	
ステータス LED	2個 (POWER-LED ,	, DONE-LED)		
汎用 LED	2個			
汎用タクトスイッチ	2個			
付属品	DIP10 ピンヘッダ(本体に取付け済み) 1 個			
1.7 1年9月月	コネクタ:FX10A-80	S/8-SV (ヒロセ電機)	2 個	



3. 製品概要

3.1. 各部の名称







3.2. 電源入力


本ボードは、DC 3.3V単一電源で動作します。

外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意ください。

電源はCNA、CNB から供給してください。

3.3. JTAG コネクタ

FPGA へのコンフィグレーション時に使用します。 ピン配置は次表のとおりです。




CN1

回路図上信号名	ダウンロードケーブル 信号名	ピン番 号	ピン番 号	ダウンロードケーブル 信号名	回路図上信号名
XTCK	TCK	1	2	GND	GND
XTDO	TDO	3	4	VCC(3.3V)	VCC(3.3V)
XTMS	TMS	5	6	-	-
-	-	7	8	-	-
XTDI	TDI	9	10	GND	GND

弊社製ダウンロードケーブルBL3、BLKITの10ピンコネクタと1:1 で対応しています。

ALTERA 社の純正ケーブルを用いることもできます。

また、ダウンロードロードケーブルと本品との接続には付属品 DIP10 ピンヘッダをご利用できます




注意

ダウンロードケーブルを接続する場合、逆差しにご注意ください



3.4. AS コネクタ

コンフィグレーション ROM(EPCS)への ISP (In System Programming) 時に使用します。 ピン配置は次表のとおりです。



CN2


回路図上信号名	ダウンロードケーブル 信号名	ピン番 号	ピン番 号	ダウンロードケーブル 信号名	回路頭上信号名
XDCLK	DCLK	1	2	GND	GND
XCONFDONE	CONF_DONE	3	4	VCC(3.3V)	VCC(3.3V)
XNCONFIG	nCONFIG	5	6	nCE	nCE
XDATAO	DATAOUT	7	8	nCS	nCS
X_ASDO	ASDI	9	10	GND	GND

弊社製ダウンロードケーブルBL3、BLKITの10ピンコネクタと1:1 で対応しています。

ALTERA 社の純正ケーブルを用いることもできます。

また、ダウンロードロードケーブルと本品との接続には付属品 DIP10 ピンヘッダをご利用できます

ダウンロードケーブル



注意

ダウンロードケーブルを接続する場合、逆差しにご注意ください



3.5. ジャンパスイッチの説明

(ALTERA 社データシートより)

	(/ / = / = / /	1 7 7 1 0
Configuration Scheme	MSEL1	MSEL0
AS (20 MHz)	0	0
PS	0	11
Fast AS (40 MHz)	1	0
JTAG-based Configuration (1)	(2)	(2)

Notes to Table 13-1:

- JTAG-based configuration takes precedence over other configuration schemes, which means MSEL pin settings are ignored.
- (2) Do not leave the MSEL pins floating; connect them to $V_{\rm CCIO}$ or ground. These pins support the non-JTAG configuration scheme used in production. If you are only using JTAG configuration, you should connect the MSEL pins to ground.

JP1 MSEL0, MSEL1 信号 設定用

.IP1	MSEL1	MSEL0
01 1	WOLLI	MOLLO
Short	0	0 に固定
Open	1	0 に固定

メモ

出荷時は Short しています。



4. ピン割付表

4.1. CAN

NET LABEL	FPGA ピン#	コネク・	タピン#	FPGA ピン#	NET LABEL
	3.3V	1	2	3.3V	
	3.3V	3	4	3.3V	
	N.C	5	6	N.C	
	N.C	7	8	N.C	
	N.C	9	10	N.C	
CLK0	(*)	11	12	(*)	CLK1
	N.C	13	14	N.C	
	N.C	15	16	N.C	
IOA0	B4	17	18	A4	IOA1
IOA2	B5	19	20	A5	IOA3
IOA4	B6	21	22	A6	IOA5
IOA6	В7	23	24	A7	IOA7
IOA8	A8	25	26	B8	IOA9
IOA10	B9	27	28	A9	IOA11
IOA12	A10	29	30	C11	IOA13
IOA14	B11	31	32	B12	IOA15
IOA16	A14	33	34	B14	IOA17
IOA18	A17	35	36	B17	IOA19
IOA20	A18	37	38	B18	IOA21
IOA22	A19	39	40	B19	IOA23
IOA24	A20	41	42	B20	IOA25
IOA26	A21	43	44	B21	IOA27
IOA28	A22	45	46	B22	IOA29
IOA30	A23	47	48	B23	IOA31
IOA32	C2	49	50	B2	IOA33
IOA34	C3	51	52	C4	IOA35
IOA36	C5	53	54	F4	IOA37
IOA38	C6	55	56	D6	IOA39
IOA40	C7	57	58	D7	IOA41
IOA42	C8	59	60	D8	IOA43
IOA44	C9	61	62	D9	IOA45
IOA46	C10	63	64	D10	IOA47
IOA48	B10	65	66	B15	IOA49
IOA50	B16	67	68	D12	IOA51
IOA52	D15	69	70	C15	IOA53
IOA54	E15	71	72	C16	IOA55
IOA56	D17	73	74	C17	IOA57
IOA58	C19	75	76	D18	IOA59
IOA60	C21	77	78	D21	IOA61
IOA62	C22	79	80	C23	IOA63

メモ

(*)は 4.3. CLK の表をご参照ください。



4.2. CNB

NET LABEL	FPGA ピン#	コネク	タピン#	FPGA ピン#	NET LABEL
	3.3V	1	2	3.3V	
	3.3V	3	4	3.3V	
	N.C	5	6	N.C	
	N.C	7	8	N.C	
	N.C	9	10	N.C	
CLK2	(*)	11	12	(*)	CLK3
	N.C	13	14	N.C	
	N.C	15	16	N.C	
IOB0	AE2	17	18	AD2	IOB1
IOB2	AE3	19	20	AD3	IOB3
IOB4	AD4	21	22	AD5	IOB5
IOB6	AC5	23	24	AD6	IOB7
IOB8	AD8	25	26	AC6	IOB9
IOB10	AB8	27	28	AC8	IOB11
IOB12	AC9	29	30	AD10	IOB13
IOB14	AB10	31	32	AD11	IOB15
IOB16	AC11	33	34	AD12	IOB17
IOB18	AB12	35	36	AD15	IOB19
IOB20	AC15	37	38	AD16	IOB21
IOB22	AC17	39	40	AD17	IOB23
IOB24	AC18	41	42	AD19	IOB25
IOB26	AC19	43	44	AD21	IOB27
IOB28	AC21	45	46	AD22	IOB29
IOB30	AC22	47	48	AD23	IOB31
IOB32	AE4	49	50	AF4	IOB33
IOB34	AE5	51	52	AF5	IOB35
IOB36	AE6	53	54	AF6	IOB37
IOB38	AE7	55	56	AF7	IOB39
IOB40	AE8	57	58	AF8	IOB41
IOB42	AE9	59	60	AF9	IOB43
IOB44	AF10	61	62	AE10	IOB45
IOB46	AE11	63	64	AE12	IOB47
IOB48	AF13	65	66	AE13	IOB49
IOB50	AE15	67	68	AE16	IOB51
IOB52	AE17	69	70	AF17	IOB53
IOB54	AE18	71	72	AF18	IOB55
IOB56	AE19	73	74	AF19	IOB57
IOB58	AE20	75	76	AF20	IOB59
IOB60	AE21	77	78	AF21	IOB61
IOB62	AF22	79	80	AE22	IOB63

义モ

(*)は 4.3. CLK の表をご参照ください。



4.3. CLK

	抵抗	NET LABEL	FPGA PIN#
CLK0	R9	CKLL5	A13
CLK1	R6	CKLL8	C13,D13
CLK1	R10	CKLL6	B13
CLK2	R1	CKLL0	AC13
CLK2	R12	CKLL2	P1,2
CLK3	R8	CKLL1	AD13

メモ

CLK0-4 は各抵抗を介して FPGA に接続されています。

4.4. 汎用 LED

LED	NET LABEL	FPGA ピン#
LED2	UIO3	K3
LED3	UIO2	K4

メモ

「L」で点灯します。

4.5. 汎用スイッチ

スイッチ	NET LABEL	FPGA ピン#
SW1	UIO0	K1
SW2	UIO1	K2

メモ

ON 時に「L」になります。



5. 固定ピンについて【重要】

本ボードでは、下記のピンが GND または VCCINT(1.2V)に固定されています。 デバイスによっては、<u>ダミー入力として他に使わないようにする必要</u>があります。 EP2C70 では GND や VCCINT になっているものの、より小さなデバイスでは I/O として割り付けられています。

固定ピン一覧

```
GND

J10 J11 J13 J14 J16 J17 K16 K17 L10 N18 N9 P9
P18 T10 V13 V11 U17 U12 U10 T17 V14 V17 W12
W19 W8 R17 H8


VCCINT

H10 H11 H15 H16 H17 H19 J18 J9 K18 K9 L9 P17 R19
R8 T18 T19 T8 T9 U18 U9 V10 V18 V9 W10 W11 W15
W16 W17
```

ダミー入力とする方法によらず未使用ピンを全て入力とすることもできます。

Quartus の Device Option により設定できます。

[Assignments] [Device] [Device&Pin Options] [Unused Pins] [As inputs tri-stated]に設定してください。






6. ACM-102 シリーズ 参考資料について

追加資料や参考資料がつくられた場合は 製品サポートページ

 $http://www.hdl.co.jp/support_c.html$ にデータをアップロードすることにいたします。 ときどきチェックしていただき必要に応じてご利用くださいませ。

7. 付属資料

- 1. 回路図
- 2. 外形寸法図



Cyclone ブレッドボード ACM-102 シリーズ ユーザーズマニュアル

2006/09/21 (初版)

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp/