


# Cyclone III FPGA ボード ACM-022 シリーズ ユーザーズマニュアル Ver.1.1





ヒューマンデータ



# 目 次

● はじめに	1
● ご注意	
● 改訂記録	
1. 製品の内容について	
2. 仕様	
3. 固定ピンについて [重要]	
4. 製品概要	4
4.1. 各部の名称	4
4.2. ブロック図	5
4.3. 電源入力	. 5
4. 4. JTAG コネクタ	6
4.5. コンフィギュレーションモード設定(SW1)	6
5. FPGA のコンフィギュレーション	7
6. コンフィギュレーション ROM への書込み	
6. 1. iic ファイルの作成	
6. 2. 書き込み	
7. FPGA ピン割付け表	
7. 1. ユーザ I/O (CNA)	
7.2. ユーザ I/O (CNB)	
7. 3. SDRAM	
7. 4. MRAM	
7. 5. オンボード クロック	
7.6. 外部クロック入力	
7.7. オンボードクロック接続	
7.8. 汎用 スイッチ	
7.9. 汎用 LED	
7. 10. シリアル I/F(CN3)	
8. サポートページ	
9. 付属資料	4



# ● はじめに

この度は、CycloneⅢブレッドボード/ACM-O22 シリーズをお買い上げいただきまして誠にありがとうございます。

ACM-022 シリーズは、アルテラ社の高性能 FPGA である Cyclone  $\pi$ を用いた評価用ボードで、電源回路、リセット回路、クロック回路、コンフィギュレーション回路、ISP 可能なコンフィギュレーション ROM などを装備した、使いやすいボードになっています。どうぞご活用ください。

## ● ご注意



- 1 本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる 特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
- 2 水中、高湿度の場所での使用はご遠慮ください。
- 3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの 使用はご遠慮ください。
- 4 基板表面に他の金属が接触した状態で電源を入れないでください。
- 5 定格を越える電源を加えないでください。



- 6 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
- 8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承願います。
- 9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
- 10 本書および、回路図、サンプル回路などを無断で複写、引用、配布すること はお断りいたします。
- 11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
- 12 ノイズの多い環境での動作は保障しかねますのでご了承ください。
- 13 静電気にご注意ください。



# ● 改訂記録

日付	バージョン	改訂内容
2009/11/11	初版	初版発行
2012/03/08	1. 1	ダウンロードケーブル接続参考図の更新など

# 1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。

FPGA ブレッドボード	ACM-022 シリーズ	1	
付属品		1	
マニュアル(本書)		1	*
ユーザー登録はがき		1	*

\* オーダー毎に各1部の場合があります。 (ご要望により追加請求できます。)

# 2. 仕様

製品型番	ACM-022-55C8	ACM-022-80C8	ACM-022-120C8
搭載 FPGA	EP3C55F780C8N	EP3C80F780C8N	EP3C120F780C8N
コンフィグ ROM		EPCS64S116N	
電源	DC 3.3V (内部電源は	オンボードレギュレー	-タにより生成)
消費電流	N/A (詳細は FPGA デー	-タシートご参照)	
基板寸法	86×54 [mm]		
質量	約 28 [g]		
ューザ 1/0	100 本		
1/0 コネクタ	80 ピンスルーホール (	).9 [mmφ] ×2組 2.	54mm ピッチ
MRAM	MR2A16AYS35 (EVERSP	IN, 4Mbit)	
SDRAM	MT48LC16M16A2P-75-D	(Micron 256Mbit)	
プリント基板	ガラスエポキシ 6 層基	板 1.6t	
オンボードクロック	30MHz, 50MHz (外部)	供給可能)	
リセット回路	内蔵 (200ms TYP)		
JTAG コネクタ	DIL10ピン 丸ピンソク	ァット 2.54mm ピッチ	
ステータス LED	2個 (POWER, DONE)		
汎用 LED	1 個		
汎用スイッチ	押しボタンスイッチ	個	
付属品	DIL10 ロングピンヘッ	ダ(本体に取付け済み	、)1個
19 周印	DIL80 ピンヘッダ 2 f	固	

\* これらの商品や仕様は変更となる場合がございます



## 3. 固定ピンについて「重要]


本ボードでは、一部の I/O ピンが GND または VCCINT (1.2V) に固定されています。デバイスによっては、<u>ダミー入力として他に使わないようにする必要</u>があります。 (固定ピンについては別途ピンリスト資料を参照ください)

ダミー入力とする方法によらず未使用ピンを全て入力とすることもできます。 以下に設定方法を示します。


1. [Assignments -> Device] をクリックします。



2. [Device and Pin Options..] をクリックします。




3. [Reserve all unused pins] を [As input tri-stated] に設定します。






# 4. 製品概要

#### 4.1. 各部の名称




部品面



はんだ面





#### 4.3. 電源入力

本ボードは、DC 3.3V単一電源で動作します。 外部から供給する3.3V電源は充分安定して、充分な余裕のあるものをご用意ください。


メモ

電源は CNA、CNB から太い配線で供給してください。 電源、GND はすべてのピンに接続することをお勧めします



#### 4. 4. JTAG コネクタ

FPGA へのコンフィギュレーション及びコンフィギュレーション ROM の ISP (In System Programming) に使用します。 ピン配置は次表のとおりです。



CN2

JTAG コネクタ

回路図上信号名	ダウンロードケーブル 信号名	ピン番号		ピン番号		ダウンロードケーブル 信号名	回路図上信号名
XTCK	TCK	1	2	GND	GND		
XTD0	TD0	3	4	VCC (3. 3V)	V33A		
XTMS	TMS	5	6	_	_		
_	_	7	8	_	-		
XTDI	TDI	9	10	GND	GND		

ダウンロードケーブル(USB Blaster 等) との接続には、付属のロングピンヘッダをご利用いただけます。



 $\Box$ 



使用例

#### 注章

ダウンロードケーブルを接続する場合は、逆差しにご注意ください。

#### 4.5. コンフィギュレーションモード設定 (SW1)

SW1 によりコンフィギュレーションモードを設定できます。 SW-ON で Low に固定されます。

#### SW1

		1	2	3	4		
ĺ	NET LABEL	MSEL0	MSEL1	MSEL2	MSEL3		
ĺ	出荷時設定	0FF	0FF	0FF	0FF		
	機能	コンフィギュレーションモード					



コンフィグモード	MSEL0	MSEL1	MSEL2	MSEL3
AS *	ON	0FF	ON	ON
JTAG	Χ	Х	Х	Χ

X:Don't care

(\*) FPGA リセット時の ROM からのコンフィギュレーションもこの設定です。 その他の設定項目については Cyclone III のデータシートをご参照ください。



## 5. FPGA のコンフィギュレーション

- 1. Quartus I を起動し [Tools → Programmer] をクリックします
- 2. [Auto Detect] をクリックしデバイスを認識させます
- 3. [Add Files..] または〈none〉をダブルクリックします
- 4. [Program/Configure] にチェックを入れ [Start] をクリック します

正常にコンフィギュレーションが完了すると DONE LED が点灯します。



# 6. コンフィギュレーション ROM への書込み


### 6.1. jic ファイルの作成

ACM-022にはコンフィギュレーション ROM (EPCS64) が実装されています。 書き込むには QuartusII により jic ファイルを作成する必要があります。

- 1. Quartus|| を起動し[File -> Convert Programming Files..] をクリックします
- 2. [Programming File type] : JTAG Indirect Configuration File (.jic)

[Configuration device] : EPCS64 [File name] : 任意

を指定し [Memory Map File] のチェックを外します




3. [Flash Loader] を選択し [Add Device..] をクリックします



4. 搭載デバイスを選択し [OK] をクリックします (Cyclonelll EP3C55 または EP3C80 または EP3C120)



5. [SOF Data] を選択し [Add Sof Data] をクリックし sof データを割り当てます



6. [Generate] をクリックします

#### 6.2. 書き込み

書き込む前に FPGA にコンフィギュレーションし十分な動作の確認を行ってください。 書き込みには SW1 の設定が必要です。詳しくは4.5節を参照してください。

- 1. Quartus I を起動し [Programmer] をクリックします
- 2. [Auto Detect] をクリックしデバイスを認識させます
- 3. [Add Files..] または〈none〉をダブルクリックし jic ファイルを選択します
- 4. Program/Configure] と [verify] にチェックをいれ [Start] をクリックします

コンフィギュレーション完了後、電源を入れ直すと自動的に ROM から FPGA ヘコンフィギュレーションされます。



# 7. FPGA ピン割付け表

# 7.1. ユーザ I/O (CNA)

BANK Group	NET LABEL	FPGA PIN	CNA	PIN	FPGA PIN	NET LABEL	BANK Group
		3.3V (input)	1	2	3.3V (input)		
		Power Reserve	3	4	Poewr Reserve		
		GND	5	6	GND		
A	10A0	AF3	7	8	AH3	10A1	Α
Α	10A2	AG4	9	10	AH4	10A3	Α
Α	10A4	AG6	11	12	AH6	10 <b>A</b> 5	Α
Α	10A6	AE7	13	14	AF7	10A7	Α
		GND	15	16	GND		
Α	10A8	AG7	17	18	AH7	10A9	Α
Α	10A10	AG8	19	20	AH8	IOA11	Α
Α	10A12	AE8	21	22	AF8	10A13	Α
Α	10A14	AE10	23	24	AF10	I0A15	Α
		GND	25	26	GND		
Α	10A16	AG10	27	28	AH10	10A17	Α
Α	10A18	AG11	29	30	AH11	IOA19	Α
Α	10A20	AE11	31	32	AF11	10A21	Α
Α	10A22	AG12	33	34	AH12	10A23	Α
		GND	35	36	GND		
Α	10A24	AE12	37	38	AF12	10A25	Α
Α	10A26	AH17	39	40	AG17	10A27	Α
Α	10A28	AE17	41	42	AF17	10A29	Α
Α	10A30	AG18	43	44	AH18	10A31	Α
		GND	45	46	GND		
Α	10A32	AE18	47	48	AF18	10A33	Α
Α	10A34	AG19	49	50	AH19	10A35	Α
Α	10A36	AE19	51	52	AF19	10A37	Α
Α	10A38	AE20	53	54	AF20	10A39	Α
		GND	55	56	GND		Α
Α	10A40	AG21	57	58	AH21	I0A41	Α
Α	10A42	AG22	59	60	AH22	10A43	Α
Α	10A44	AG23	61	62	AH23	10A45	Α
A	10A46	AG25	63	64	AH25	10A47	A
A *1	10A48	AH26	65	66	AG26	10A49	A *2

<sup>\*1</sup> CLK\_EXAP は抵抗(R4)を介して FPGApin AG15 に接続

<sup>\*2</sup> CLK\_EXBN は抵抗 (R5) を介して FPGApin AH15 に接続



### 7.2. ユーザ I/O (CNB)

BANK Group	NET LABEL	FPGA PIN	CNB	PIN	FPGA PIN	NET LABEL	BANK Group
		VIO(B) <b>*3</b> (input)	1	2	VIO(B) <b>*3</b> (input)		
		Power Reserve	3	4	Power Reserve		
		GND	5	6	GND		
В	10B0	B3	7	8	A3	I OB1	В
В	10B2	B4	9	10	A4	10B3	В
В	10B4	B6	11	12	A6	10B5	В
В	10B6	D7	13	14	C7	10B7	В
		GND	15	16	GND		
В	10B8	B7	17	18	<b>A</b> 7	10B9	В
В	10B10	D8	19	20	C8	10B11	В
В	10B12	B8	21	22	<b>A</b> 8	10B13	В
В	10B14	D9	23	24	C9	10B15	В
		GND	25	26	GND		
В	10B16	B10	27	28	A10	10B17	В
В	I0B18	B11	29	30	A11	I0B19	В
В	10B20	B12	31	32	A12	10B21	В
В	10B22	D13	33	34	C13	10B23	В
		GND	35	36	GND		
В	10B24	D14	37	38	C14	10B25	В
В	10B26	D17	39	40	C17	10B27	В
В	10B28	B17	41	42	A17	10B29	В
В	10B30	D18	43	44	C18	10A50	В
		GND	45	46	GND		
В	10A51	D19	47	48	C19	10A52	В
В	10A53	A19	49	50	B19	10A54	В
В	10A55	D20	51	52	C20	10A56	В
В	10A57	B21	53	54	A21	10A58	В
		GND	55	56	GND		
В	10A59	B22	57	58	A22	10A60	В
В	I0A61	B23	59	60	A23	10A62	В
В	10A63	D24	61	62	C24	10A64	В
В	10A65	D25	63	64	C25	10A66	В
B <b>*4</b>	10A67	A25	65	66	A26	10A68	B <b>*5</b>

<sup>\*3</sup> VIO(B)は通常 3.3V。変更時は JP1 を取外す。

<sup>\*4</sup> CLK\_EXBP は抵抗 (R2) を介して FPGApin B14 に接続

<sup>\*5</sup> CLK\_EXBN は抵抗 (R3) を介して FPGApin A14 に接続



## 7. 3. SDRAM

SDRAM PIN	NET LABEL	FPGA Pin	Length (mm)
U6-17	NSDCAS	L1	22
U6-37	NSDCLKE	L5	23
U6-19	NSDCS	M1	22
U6-18	NSDRAS	M2	22
U6-16	NSDWE	K2	24
U6-23	SDADD0	R2	22
U6-24	SDADD1	U1	22
U6-25	SDADD2	U2	23
U6-26	SDADD3	V1	22
U6-29	SDADD4	V2	23
U6-30	SDADD5	U3	24
U6-31	SDADD6	T3	22
U6-32	SDADD7	U4	22
U6-33	SDADD8	T4	23
U6-34	SDADD9	R4	22
U6-22	SDADD10	R1	22
U6-35	SDADD11	R3	22
U6-36	SDADD12	M5	22
U6-20	SDBS0	P1	22
U6-21	SDBS1	P2	23
U6-2	SDD0	C2	24
U6-4	SDD1	D1	19
U6-5	SDD2	D2	26
U6-7	SDD3	E1	21
U6-8	SDD4	F1	21
U6-10	SDD5	F2	23
U6-11	SDD6	G1	23
U6-13	SDD7	G2	24
U6-42	SDD8	J4	25
U6-44	SDD9	Н3	22
U6-45	SDD10	H4	22
U6-47	SDD11	G3	22
U6-48	SDD12	G4	24
U6-50	SDD13	F3	22
U6-51	SDD14	E3	22
U6-53	SDD15	D3	22
U6-38	SDDCLK_0	AE5, AF5	24
U6-15	SDLDQM	<b>K</b> 1	23
U6-39	SDUDQM	J3	23



## 7.4. MRAM

MRAM PIN	NET LABEL	FPGA Pin	Length (mm)
U9-1	MRAM A1	Y26	30
U9-2	MRAM A2	Y25	28
U9-3	MRAM A3	W27	28
U9-4	MRAM A4	W28	27
U9-5	MRAM A5	W25	25
U9-18	MRAM A6	P27	32
U9-19	MRAM A7	R26	30
U9-20	MRAM_A8	R25	30
U9-21	MRAM_A9	R28	29
U9-22	MRAM_A10	R27	29
U9-23	MRAM_A11	AF27	30
U9-24	MRAM_A12	AE27	29
U9-25	MRAM_A13	AE28	30
U9-26	MRAM_A14	AE24	30
U9-27	MRAM_A15	AE25	29
U9-42	MRAM_A16	AB26	29
U9-43	MRAM_A17	AA25	30
U9-44	MRAM_A18	AA26	29
U9-39	MRAM_BEO	AB27	30
U9-40	MRAM_BE1	AB28	30
U9-6	MRAM_CE	Y24	29
U9-7	MRAM_DQLO	V28	25
U9-8	MRAM_DQL1	V25	20
U9-9	MRAM_DQL2	V26	18
U9-10	MRAM_DQL3	V27	29
U9-13	MRAM_DQL4	U27	29
U9-14	MRAM_DQL5	U28	29
U9-15	MRAM_DQL6	U25	29
U9-16	MRAM_DQL7	U26	31
U9-29	MRAM_DQU8	AD27	30
U9-30	MRAM_DQU9	AD28	29
U9-31	MRAM_DQU10	AD24	30
U9-32	MRAM_DQU11	AD26	29
U9-35	MRAM_DQU12	AC27	31
U9-36	MRAM_DQU13	AC28	30
U9-37	MRAM_DQU14	AC25	29
U9-38	MRAM_DQU15	AC26	29
U9-41	MRAM_OE	AB25	29
U9-17	MRAM_WE	P28	29



#### 7.5. オンボード クロック

周波数	NET LABEL	FPGA PIN
30MHz	CLKA	J1
SUMITZ		J2
50MHz	CLKB	A15
SUMINZ		B15

### 7.6. 外部クロック入力

周波数	NET LABEL	FPGA PIN
任意	CLK_EXAN	AH15
	CLK_EXAP	AG15
	CLK_EXBN	A14
	CLK_EXBP	B14

### 7.7. オンボードクロック接続

NET LABEL	FPGA OUT	FPGA IN
OPT_CLK_CONO	J26	J27, J28
OPT_CLK_CON1	AF15	AH14, AG14
OPT_CLK_CON2	W26	Y28, Y27
OPT_CLK_CON3	Y3	Y1, Y2

### 7.8. 汎用 スイッチ

SW	NET LABEL	FPGA PIN
SW2	PSW0	AE13

#### 7.9. 汎用 LED

LED	NET LABEL	FPGA PIN
LED3	ULED0	AD10

#### 7. 10. シリアル I/F(CN3)

NET LABEL	FPGA Pin
D_RXD	AE1
D_TXD	AE2

弊社 USB 製品 (FTDI チップ評価ボード) との接続を意識したピンです。 汎用ピンとしてもご使用頂けます。詳しくは回路図をご参照ください。



# 8. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

...等

http://www.hdl.co.jp/ftpdata/acm-022/index.html

http://www.hdl.co.jp/support\_c.html


- 回路図
- ピン割付表
- 外形図
- パターン図
- ネットリスト

また下記サポートページも合わせてご活用ください。

http://www.hdl.co.jp/spc/

# 9. 付属資料

- 1. 基板外形図
- 2. 回路図(この回路図は EP3C120 を基本にしています)



CycloneⅢFPGA ボード ACM-022 シリーズ ユーザーズマニュアル

2009/11/17 初版

2012/03/08 Ver. 1. 1

### 有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp/