
# HUMANDATA



Cyclone ブレッドボード ACM-021 シリーズ **ユーザーズマニュアル** 第3版



ヒューマンデータ



# 目 次

はじめに	1
ご注意	1
改訂記録	2
1. 製品の内容について	2
2. 仕様	2
3.製品概要	
3.1. 各部の名称	
3.2. プロック図	
3.3. <b>電源入</b> 力	4
3.4. JTAG コネクタ	
3.5. 設定 SW の説明	
4. FPGA のコンフィギュレーション	7
5. コンフィギュレーション ROM への書込み	9
5.1. jic ファイルの作成	
5.2. コンフィギュレーション ROM に ISP(書込み)	
5.3. ROM から FPGA ヘコンフィギュレーション	
6. ピン割付表	. 14
6.1. CNA	
6.2. CNB	
6.3. オンボード CLK	
6.4. <b>外部入力</b> CLK	
6.5. <b>汎用</b> LED	
6.6. 汎用スイッチ	
6.7. その他	
7. 固定ピンについて【重要】	
8. ACM-021 シリーズ 参考資料について	
9. 付属資料	. 18



# はじめに

この度は、Cyclone ブレッドボード / ACM-021 シリーズをお買い上げいただきまして誠にありがとうございます。

ACM-021 シリーズは、アルテラ社の高性能 FPGA である Cyclone を用いた評価用ボードで、電源回路、リセット回路、クロック回路、コンフィギュレーション回路、ISP 可能なコンフィギュレーション ROM などを装備した、使いやすいボードになっています。どうぞご活用ください。

#### ご注意



- 1 本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる 特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
- 2 水中、高湿度の場所での使用はご遠慮ください。
- 3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの 使用はご遠慮ください。
- 4 基板表面に他の金属が接触した状態で電源を入れないでください。
- 5 定格を越える電源を加えないでください。



- 6 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づ きの点がございましたら、ご連絡をお願いいたします。
- 8 本製品の運用の結果につきましては、7.項にかかわらず当社は責任を負いかねますので、ご了承願います。
- 9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
- 10 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。
- 11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
- 12 ノイズの多い環境での動作は保障しかねますのでご了承ください。
- 13 静電気にご注意ください。



#### 改訂記録

版	日付	内容
3	2009年9月10日	基板変更(シルクのみ変更)

# 1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。

```
FPGA ブレッドボード ACM-021 シリーズ
1

付属品
1

マニュアル (本書)
1*

ユーザー登録はがき
1*

* オーダー毎に各 1 部の場合があります。(ご要望により追加請求できます。)
```

## 2. 仕樣


製品型番	ACM-021-16C8	ACM-021-40C8	ACM-021-55C8					
搭載 FPGA	EP3C16F484C8N	EP3C40F484C8N	EP3C55F484C8N					
電源	DC 3.3V (内部電源	DC 3.3V (内部電源はオンボードレギュレータにより生成)						
消費電流	N/A (詳細は FPGA デ	ータシートご参照)						
外形寸法	86×54 [mm]							
質量	約 27 [g]							
ユーザ 1/0	100 本							
1/0 コネクタ	66 ピンスルーホール	、0.9[mmΦ]×2組 2.5	4mm ピッチ					
プリント基板	ガラスエポキシ6層	基板 1.6t						
コンフィギュレーション ROM	EPCS16SI16N (ALTER	A)						
クロック	オンボード 30MHz、	50MHz 外部供給可能						
リセット回路	内蔵 (200ms TYP)							
JTAG コネクタ	DIP10ピン 丸ピンソ	ソケット 2.54mm ピッチ	<u>-</u>					
ステータス LED	2個 (POWER-LED, DO	ONE-LED)						
汎用 LED	2個							
汎用スイッチ	2個							
付尾口	DIP10 ピンヘッダ 1 個 (本体に取付け済み)*							
付属品	DIP80 ピンヘッダ 2個 (任意にカット可能) *							

<sup>\*</sup> 互換品に変更されることがあります



# 3.製品概要

#### 3.1. 各部の名称




コンフィギュレーション ROM

はんだ面



#### 3.2. ブロック図



#### 3.3. 電源入力

本ボードは、DC 3.3V単一電源で動作します。 外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意く ださい。

メモ

電源は CNA、CNB から太い配線で供給してください。 電源、GND はすべてのピンに接続することをお勧めします


4



#### 3.4. JTAG コネクタ

FPGA へのコンフィギュレーション及び コンフィギュレーション ROM の ISP に 使用します。

ピン配置は次表のとおりです。



CN2

		- 4	_		_	_	-
	ш	ΙΔ	ı.	$\neg$	_	7	$\sim$
u	л		U	_	T		


回路図上信号名	ダウンロードケーブル 信号名	ピン番号		ダウンロードケーブル 信号名	回路図上信号名
XTCK	TCK	1	2	GND	GND
XTD0	TDO	3	4	VCC(3.3V)	V33A
XTMS	TMS	5	6	-	-
-	-	7	8	-	-
XTDI	TDI	9	10	GND	GND

弊社製ダウンロードケーブルBL3、BLKITの10ピンコネクタと1:1 で対応しています。

ALTERA 社の純正ケーブルを用いることもできます。

また、ダウンロードロードケーブルと本品との接続には付属品 DIP10 ピンヘッダをご利用できます。

#### 使用例



注意

<u>ダウンロードケーブルを接続する場合、逆差しにご注意ください</u>

#### 3.5. 設定 SW の説明

SW1 は FPGA の MSELO, MSEL1, MSEL2, MSEL3 を設定します。

Cyclonelll のコンフィギューション手法

コンフィギュレーション・モード	MSEL3	MSEL2	MSEL1	MSEL0
PS モード	0	0	0	0
AS モード	0	0	1	0
JTAG	1	1	1	1

メモ

\_\_\_\_ 詳しくは ALTERA 社最新データシートをご覧ください。

SW1 MSEL0, MSEL1, MSEL2, MSEL3 信号 設定用


	S1	S2	S3	S4	S5	S6	S7	S8
NET LABEL	MSEL0	MSEL1	MSEL2	MSEL3	DSW4	DSW5	DSW6	DSW7
出荷時	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF
機能		コンフィギュレーションモード				汎	用	

ROM 使用時: SW1 (S1,S3,S4 ON)

MSEL0 = 0MSEL1 = 1

MSEL2 = 0

MSEL3 = 0




JTAG 使用時:SW1 (SW1 の状態に影響されません)

MSEL0 = 1MSEL1 = 1

MSEL2 = 1

MSEL3 = 1



(出荷時)

人王


出荷時はすべて OFF の設定になっています。




# 4. FPGA のコンフィギュレーション

FPGA にコンフィギュレーションする方法を下記に示します。


Quartus を起動し【Programmer】をクリックします。




【Auto Detect】をクリックします。 ファイル名が【none】になっているので【none】部分をダブルクリックし コンフィギュレーションするファイルを指定します。(sof ファイル)









正常にコンフィギュレーションが出来れば ACM-021 のボード上の L2 が点灯します。

8




# 5. コンフィギュレーション ROM への書込み

ACM-021 にはコンフィギュレーション ROM (EPCS16) が実装されています。 コンフィギュレーション ROM に ISP するためには Quartus II により.jic ファイルを作成します。


#### 5.1. jic ファイルの作成

JIC ファイルは JTAG より FPGA を用いてコンフィギュレーション ROM へ書き込む ためのファイルです。

Quartus II を起動し【FILE/Convert Programming Files】をクリックします。




次に【Programming File type】【Configuration device】【File name】を下記のとおり指定し【Memory Map File】のチェックを外します。






#### 【Flash Loader】を選択し【Add Device...】をクリックしてください。




#### お使いの機種のデバイスを選択し【OK】をクリックします。






次に【SOF Data】を選択し【Add Files...】をクリックし SOF データを割り当ててください。



#### 【Generate】をクリックしてください。



これで.jicファイルができました。




#### 5.2. コンフィギュレーション ROM に ISP(書込み)

FPGA にコンフィギュレーションし十分に動作の確認をしてから ROM に ISP するよにしてください。

ROMに ISP する際、DIPSW の設定が必要です。 DIPSW(SW1)の設定を下記のように設定してください。


	S1	S2	S3	S4	S5	S6	S7	S8
ON								
OFF								

5.1 項で作成した.jic ファイルを使用します【Auto Detect】をクリックし.jic ファイルを指定してください。





【Program/Configure】と【Verify】にチェックをいれ【Start】をクリックしてください。



#### 5.3. ROM から FPGA ヘコンフィギュレーション

FPGA にコンフィギュレーションし十分に動作の確認をしてから ROM に ISP するよにしてください。

ROM から FPGA にコンフィギュレーションする際、DIPSW の設定が必要です。 DIPSW(SW1)の設定を下記のように設定してください。

	S1	S2	S3	S4	S5	S6	S7	S8
ON								
OFF								

設定が終了しましたら、電源を入れなおすと ROM から FPGA ヘコンフィギュレーションされます。



# 6. ピン割付表

#### 6.1. CNA

BANK	NET LABEL	FPGA ピン#	CNA	ピン#	FPGA ピン#	NET LABEL	BANK
		3.3V	1	2	3.3V		
		電源予約	3	4	電源予約		
		GND	5	6	GND		
Α	IOA0	C19	7	8	D19	IOA1	Α
Α	IOA2	E16	9	10	F16	IOA3	Α
Α	IOA4	F15	11	12	G16	IOA5	Α
Α	IOA6	F14	13	14	G15	IOA7	Α
		GND	15	16	GND		
Α	IOA8	A18	17	18	B18	IOA9	Α
Α	IOA10	A17	19	20	B17	IOA11	Α
Α	IOA12	A16	21	22	B16	IOA13	Α
Α	IOA14	A15	23	24	B15	IOA15	Α
		GND	25	26	GND		
Α	IOA16	A14	27	28	B14	IOA17	Α
Α	IOA18	C13	29	30	D13	IOA19	Α
Α	IOA20	A13	31	32	B13	IOA21	Α
Α	IOA22	E11	33	34	F11	IOA23	Α
		GND	35	36	GND		
Α	IOA24	E10	37	38	D10	IOA25	Α
Α	IOA26	A10	39	40	B10	IOA27	Α
Α	IOA28	A9	41	42	B9	IOA29	Α
Α	IOA30	A8	43	44	B8	IOA31	Α
		GND	45	46	GND		
Α	IOA32	A7	47	48	B7	IOA33	Α
Α	IOA34	G8	49	50	F8	IOA35	Α
Α	IOA36	C8	51	52	C7	IOA37	Α
Α	IOA38	F7	53	54	G7	IOA39	Α
		GND	55	56	GND		Α
Α	IOA40	A6	57	58	B6	IOA41	Α
Α	IOA42	A4	59	60	B4	IOA43	Α
Α	IOA44	A3	61	62	B3	IOA45	Α
Α	IOA46	C4	63	64	C3	IOA47	Α
Α	IOA48 <b>*1</b>	F10	65	66	F9	IOA49 <b>*2</b>	Α

<sup>\*1</sup> 抵抗 R8 を介して CLKO に接続しています

<sup>\*2</sup> 抵抗 R7を介して CLK1 に接続しています



#### 6.2. CNB

BANK	NET LABEL	FPGA ピン#	CNB	ピン#	FPGA ピン#	NET LABEL	BANK
		VIO(B) *5	1	2	VIO(B) *5		
		電源予約	3	4	電源予約		
		GND	5	6	GND		
В	IOB0	V22	7	8	V21	IOB1	В
В	IOB2	W22	9	10	W21	IOB3	В
В	IOB4	Y22	11	12	Y21	IOB5	В
В	IOB6	AA22	13	14	AA21	IOB7	В
		GND	15	16	GND		
В	IOB8	AB20	17	18	AA20	IOB9	В
В	IOB10	AB17	19	20	AA17	IOB11	В
В	IOB12	AB16	21	22	AA16	IOB13	В
В	IOB14	AB15	23	24	AA15	IOB15	В
		GND	25	26	GND		
В	IOB16	AB14	27	28	AA14	IOB17	В
В	IOB18	AB13	29	30	AA13	IOB19	В
В	IOB20	AB9	31	32	AA9	IOB21	В
В	IOB22	AB8	33	34	AA8	IOB23	В
		GND	35	36	GND		
В	IOB24	AB7	37	38	AA7	IOB25	В
В	IOB26	AB5	39	40	AA5	IOB27	В
В	IOB28	V8	41	42	U9	IOB29	В
В	IOB30	Y7	43	44	W7	IOB31	В
В		GND	45	46	GND		
В	IOB32	W6	47	48	V7	IOB33	В
В	IOB34	AA1	49	50	AA2	IOB35	В
В	IOB36	Y1	51	52	Y2	IOB37	В
В	IOB38	W1	53	54	W2	IOB39	В
		GND	55	56	GND		
В	IOB40	V1	57	58	V2	IOB41	В
В	IOB42	U1	59	60	U2	IOB43	В
В	IOB44	R1	61	62	R2	IOB45	В
В	IOB46	P1	63	64	P2	IOB47	В
В	IOB48 <b>*3</b>	M1	65	66	M2	IOB49 <b>*4</b>	В

<sup>\*3</sup> 抵抗 R6を介して CLK2 に接続しています

<sup>\*4</sup> 抵抗 R5を介して CLK3 に接続しています

<sup>\*5</sup> VIO(B)は通常 3.3V。 変更時は JP1 を取外す。

# 6.3. オンボード CLK

クロック	NET LABEL	FPGA ピン#
オンボード 30M	CLK-A	G1,G2,G21,G22A11,B11
オンボード 50M	CLK-B	AB11,AA11,T1,T2,T21,T22

### 6.4. **外部入力** CLK

クロック	NET LABEL	FPGA ピン#
任意	CLK0	B12
任意	CLK1	A12
任意	CLK2	AA12
任意	CLK3	AB12

## 6.5. 汎用 LED

L E D	NET LABEL	FPGA ピン#
L3	ULED0	H2
L4	ULED1	H1

## 6.6. 汎用スイッチ

SW	NET LABEL	FPGA ピン#
SW2	PSW0	J2
SW3	PSW1	J1
SW1-5	DSW4	F1
SW1-6	DSW5	F2
SW1-7	DSW6	C1
SW1-8	DSW7	C2

## 6.7. その他

NET LABEL	FPGA ピン#
D_RXD	J22
D_TXD	J21



# 7. 固定ピンについて【重要】

本ボードでは、下記のピンが GND または VCCINT(1.2V)に固定されています。 デバイスによっては、ダミー入力として他に使わないようにする必要があります。 EP2C40 では GND や VCCINT になっているものの、より小さなデバイスでは I/O として割り付けられています。

#### 固定ピン一覧

$\sim$	NI	г
G	N	L

GND	·
NET LABEL	FPGA ピン#
GND	AB6
GND	C18
GND	D7
GND	D8
GND	F12
GND	H10
GND	H12
GND	H13
GND	H14
GND	H3
GND	H8
GND	J15
GND	J19
GND	J5
GND	K16
GND	L15
GND	L8
GND	M7
GND	N15
GND	N8
GND	P16
GND	P8
GND	R11
GND	R13
GND	R3
GND	R7
GND	R9
GND	T12
GND	T20
GND	T8
GND	Y15

#### **VCCINT**

NET LABEL	FPGA ピン#
V12	G12
V12	H11
V12	H15
V12	H9
V12	J16
V12	J8
V12	K15
V12	K8
V12	L16
V12	L7
V12	M15
V12	M8
V12	N14
V12	P14
V12	P15
V12	R10
V12	R12
V12	R8
V12	T13
V12	T7
V12	Т9
V12	U16
V12	U17


#### VCCIO

NET LABEL	FPGA ピン#
VCCIO1	H4
VCCIO2	R4
VCCIO3	AA6
VCCIO4	Y14
VCCIO5	T19
VCCIO6	J20
VCCI07	D18
VCCIO8	E8



ダミー入力とする方法によらず未使用ピンを全て入力とすることもできます。 以下に設定方法を示します。

Quartus の[Assignments]のタブにある[Device...]を開きます。 [Device & Pin Options...]をクリックし[Unused Pins]のタブを開きます。 Reserve all unused pins の設定を[As input tri-stated]にします。




### 8. ACM-021 シリーズ 参考資料について

追加資料や参考資料がつくられた場合は 製品サポートページ

http://www.hdl.co.jp/support\_c.htmlにデータをアップロードすることにいたします。 ときどきチェックしていただき必要に応じてご利用くださいませ。

# 9. 付属資料

1. 回路図



Cyclone ブレッドボード ACM-021 シリーズ ユーザーズマニュアル

2008/09/11 初版 2009/06/25 第 2 版 2009/09/10 第 3 版

## 有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp/