


Cyclone V USB-FPGA ボード
EDA-302 シリーズ (Rev3)
ユーザーズマニュアル
Ver. 3.0



ヒューマンデータ

目次

● はじめに.....	1
● ご注意.....	1
● 改訂記録.....	2
1. 開発環境.....	2
2. 製品の内容について.....	2
3. 仕様.....	3
4. 製品説明.....	4
4.1. 各部の名称.....	4
4.2. ブロック図.....	5
4.3. クロック.....	5
4.4. ボード電源.....	6
4.5. I/O電源、VIO(B)設定用ジャンパ(RJ1).....	6
4.6. USBコントローラ(FT2232H)、設定用ジャンパ(JP4).....	7
4.7. 設定スイッチ(SW1).....	7
5. FPGA コンフィギュレーション.....	8
5.1. 専用ツールを使用する.....	8
5.2. JTAGダウンロードケーブルを使用する.....	8
5.3. コンフィギュレーションROMを使用する.....	9
6. デバイスドライバ.....	9
7. FT2232H EEPROMの初期値(参考).....	9
8. FPGAピン割付け表.....	10
8.1. ユーザI/O(CNA).....	10
8.2. ユーザI/O(CNB).....	11
8.3. MRAM.....	12
8.4. 7セグメントLED.....	12
8.5. オンボードクロック.....	13
8.6. 汎用LED.....	13
8.7. 汎用スイッチ.....	13
9. サポートページ.....	14
10. お問い合わせについて.....	14

● はじめに

この度は Cyclone V 搭載 USB-FPGA ボード EDA-302 をお買い上げ頂きまして誠にありがとうございます。
 ございます。


EDA-302 は、USB インタフェースをもつ PC に接続し、Intel 社の開発ソフト (Quartus) に
 より設計した回路を USB 経由でコンフィギュレーションできる USB-FPGA ボードです。


USB コントローラに FTDI 社の FT2232H を採用しており、FPGA とのアプリケーション通信
 にご使用いただけます。アプリケーション通信には仮想 COM ポートドライバにより行うこと
 ができます。

専用コンフィギュレーションツール“BBC [EDA-302]”により、USB ケーブルのみで FPGA の
 コンフィギュレーション、コンフィギュレーション ROM への書込みを行うことができます。

Intel 社提供の開発環境などのインストールが必要ありませんので、検査治具などにも便
 利にご利用いただけます。どうぞご活用ください。

● ご注意

 禁止	1	本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる 特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2	水中、高温度の場所での使用はご遠慮ください。
	3	腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮く ださい。
	4	基板表面に他の金属が接触した状態で電源を入れないでください。
	5	定格を越える電圧を加えないでください。

 注意	6	本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
	7	本書の内容については万全を期して作成しましたが、万一誤りなど、お気 づきの点がございましたら、ご連絡をお願いいたします。
	8	本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負 いかねますので、ご了承願います。
	9	本書に記載されている使用と異なる使用をされ、あるいは本書に記載され ていない使用をされた場合の結果については、当社は責任を負いません。
	10	本書および、回路図、サンプル回路などを無断で複写、引用、配布するこ とはお断りいたします。
	11	発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12	ノイズの多い環境での動作は保障しかねますのでご了承願います。
	13	静電気にご注意ください。

● 改訂記録

日付	バージョン	改訂内容
2023/11/02	3.0	・製品リビジョン更新

1. 開発環境

FPGA の内部回路設計には、回路図エディタや HDL 入力ツール、論理合成ツール等が必要です。開発ツールの選択はユーザー様で行っていただくようお願いいたします。当社では開発ツールについてのサポートと搭載デバイスそのもののサポートは一切行っておりません。本マニュアルは、マニュアル作成時に当社で使用している開発ツールを元に作成しています。

2. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。

USB-FPGA ボード EDA-302 シリーズ	1
付属品	1
ユーザ登録はがき	1

マニュアルなどは付属していません。製品の資料ページからダウンロードして下さい。


3. 仕様

製品型番	EDA-302-A2	EDA-302-A4
搭載 FPGA	5CEBA2U15C8N	5CEBA4U15C8N
ユーザ I/O	56 本 (CNA:28, CNB:28)	
コンフィグ ROM	N25Q032 (Micron, 32Mbit)	
MRAM	MR2A16AMA35 (Everspin, 4Mbit)	
電源入力	DC 5.0V (内部電源はオンボードレギュレータにより生成)	
オンボードクロック	50MHz (外部供給可能)	
汎用 LED	4 個	
7セグメント LED	1 個	
汎用スイッチ	2 個 (押しボタン x1, DIP スイッチ x1bit)	
ステータス LED	2 個 (POWER, DONE)	
リセット回路	搭載 (240ms typ.)	
I/O コネクタ	40 ピンスルーホール 0.9 (typ.) [mmφ] x2 組 (2.54mm ピッチ)	
JTAG コネクタ	DIL10 ピン 丸ピンソケット 2.54mm ピッチ	
プリント基板	ガラスエポキシ 8 層基板 1.6t	
基板寸法	54 x 53 [mm]	
質量	約 20 [g]	
付属品	DIL10 ロングピンヘッダ 1 個	
	DIL40 ピンヘッダ 2 個 (任意にカット可能)	
	USB ケーブル (Mini-B, 1.0m) x1	


* これらの部品や仕様は変更となる場合がございます

4. 製品説明

4.1. 各部の名称




部品面



はんだ面

4.2. ブロック図



EDA-302 Rev.C

4.3. クロック

オンボードクロックとして 50MHz (U11) を搭載しています。また、一部汎用 I/O がクロック入力ピンと兼用になっています。詳しくは回路図をご参照ください。

4.4. ボード電源

DC 5.0V 単一電源で動作します。CNA・CNB コネクタの 3, 4 番ピンより、十分な余裕のある電源を供給してください。

JP1 の設定により、USB バスパワーを使用できます。



- ◆ 1-3, 2-4 間をショート (出荷時設定)
- ユーザコネクタからの電源入力のみを使用します



- ◆ 1-2, 3-4 間をショート
- USB バスパワーをボードに接続します
(FPGA の設計によっては供給電流が不足する場合があります)


4.5. I/O 電源、VIO(B) 設定用ジャンパ(RJ1)

本ボードでは、FPGA のバンクを下表のようにグループ分けしています。

FPGA BANK	Vccio ネットラベル	BANK Group	メモ
2A	V33A	A	IOA, その他
3A	V33A	A	Configuration
3B	V33A	A	FT2232H I/F
4A	V33A	A	IOA, その他
5A	V33A	A	その他
5B	V33A	A	IOA, その他
6A	V33A	A	-
7A	VIO(B)	B	IOB
8A	VIO(B)	B	IOB

Bank Group A/B の Vccio は分離されており、Group A は V33A (3.3V) に固定されています。Group B は出荷時 V33A に固定されていますが、RJ1 を設定することにより CNB からの入力を供給することが可能です。詳しくは回路図を参照してください。

Vccio に供給可能な電圧に関しては FPGA のデータシートをご参照ください。



- CNB からの外部入力を VIO(B) に使用します
設計に合った電圧を CNB から供給することができます



- オンボード 3.3V (V33A) を VIO(B) に使用します (出荷時設定)


4. 6. USB コントローラ (FT2232H)、設定用ジャンパ(JP4)

USB コントローラ IC として、FTDI 社の FT2232H を搭載しています。デュアルチャンネル IC ですので 2 つのチャンネル (A/B) が PC に認識されます。チャンネル A をユーザ通信として使用できます。

JP4 により、FPGA からのリセット制御と、FT2232H の起動モードを設定できます。



- SHORT: FT2232H 用 EEPROM を使用する (出荷時設定)
 OPEN : FT2232H 用 EEPROM を使用しない
 - EEPROM を削除する場合に使用します




- SHORT: FPGA ピンを FT2232H リセットに接続する
 - FPGA の接続ピンを High とすると FT2232H にリセットをかけることができます
 OPEN : 接続しない (出荷時設定)
 - BBC[EDA-302] を使用する場合は OPEN としてください

4. 7. 設定スイッチ (SW1)

SW1 により FPGA のコンフィギュレーションモードを変更できます

2	1	コンギュレーションモード
ASW2	MSEL1	
汎用	OFF	AS
汎用	ON	PS



- AS: コンフィギュレーション ROM から FPGA をコンフィギュレーションする場合に設定します
- PS: JTAG から FPGA にコンフィギュレーションを行う場合に設定します
 BBC[EDA-302] を使用する場合にもこの設定としてください

5. FPGA コンフィギュレーション


5.1. 専用ツールを使用する

BBC[EDA-302]をお使いいただくと、USB ケーブルのみで下記の操作を行うことができます。

- FPGA コンフィギュレーション
- コンフィギュレーション ROM への書込み, 消去

製品サポートページからダウンロードしてご活用ください。

※使用時、コンフィギュレーションモードを“PS”としてください(SW1[1] = ON)




5.2. JTAG ダウンロードケーブルを使用する

Intel のツール(SignalTap など)を使用する場合には JTAG コネクタを使用します。別途専用ダウンロードケーブルが必要となります。

ダウンロードケーブルとの接続には、本体取付けのロングピンヘッダをご利用ください。JTAG コネクタのピン配置は下表のとおりです。

CN1

信号	ピン番号		信号
TCK	1	2	GND
TDO	3	4	VCC
TMS	5	6	-
-	7	8	-
TDI	9	10	GND



使用例

5.3. コンフィギュレーション ROM を使用する


コンフィギュレーションモードを AS とすることで、FPGA はコンフィギュレーション ROM に書込まれた回路データでコンフィギュレーションされます。（電源投入時）

ROM には十分に検査した回路データを書き込むようにしてください。誤った回路データをコンフィギュレーションした場合、FPGA などに重大な不具合が生じることがあります。

6. デバイスドライバ

USB コントローラを PC に認識させるため、デバイスドライバをインストールする必要があります。お使いの OS の指示に従いインストールを行ってください。

デバイスドライバファイル、デバイスドライバインストールガイドは製品サポートページにて公開しておりますのでご参照ください。



(デバイスドライバでの正常な認識例)

7. FT2232H EEPROM の初期値 (参考)

FT2232H の 2 ポートは、下記の設定で出荷されています。

- Vendor ID : 0x0F87
- Product ID : 0x1029

チャンネル	Hardware	Driver
Side A	245 FIFO	Virtual COM Port
Side B	245 FIFO	D2XX Direct

8. FPGA ピン割付け表

8.1. ユーザ I/O (CNA)

BANK Group	ネットラベル	FPGA ピン	CNA ピン#		FPGA ピン	ネットラベル	BANK Group
	V33CN*	-	1	2	-	V33CN*	
	V50CN	-	3	4	-	V50CN	
		GND	5	6	GND		
A	IOA0	E1	7	8	F1	IOA1	A
A	IOA2	G2	9	10	H2	IOA3	A
A	IOA4	H1	11	12	J1	IOA5	A
A	IOA6	K2	13	14	K3	IOA7	A
		GND	15	16	GND		
A	IOA8	L2	17	18	M2	IOA9	A
A	IOA10	N2	19	20	N3	IOA11	A
A	IOA12	K1	21	22	L1	IOA13	A
A	IOA14	P1	23	24	R1	IOA15	A
		GND	25	26	GND		
A	IOA16	R2	27	28	T1	IOA17	A
A	IOA18	M3	29	30	L4	IOA19	A
A	IOA20	R3	31	32	T2	IOA21	A
A	IOA22	H18	33	34	J18	IOA23	A
		GND	35	36	GND		
A	IOA24	G14	37	38	F14	IOA25	A
A	IOA26	N13	39	40	P13	IOA27	A

(*) R35 を設置することでオンボードの 3.3V を出力できます
詳しくは回路図をご参照ください。

8.2. ユーザ I/O (CNB)

BANK Group	ネットラベル	FPGA ピン	CNB ピン#		FPGA ピン	ネットラベル	BANK Group
	VCNB *	-	1	2	-	VCNB *	
	V50CN	-	3	4	-	V50CN	
		GND	5	6	GND		
B	IOB0	C1	7	8	C2	IOB1	B
B	IOB2	C3	9	10	B3	IOB3	B
B	IOB4	B4	11	12	B5	IOB5	B
B	IOB6	B7	13	14	B8	IOB7	B
		GND	15	16	GND		
B	IOB8	A4	17	18	A5	IOB9	B
B	IOB10	A6	19	20	A7	IOB11	B
B	IOB12	F7	21	22	E8	IOB13	B
B	IOB14	B9	23	24	A9	IOB15	B
		GND	25	26	GND		
B	IOB16	A10	27	28	A11	IOB17	B
B	IOB18	D10	29	30	D11	IOB19	B
B	IOB20	B12	31	32	A12	IOB21	B
B	IOB22	F6	33	34	G6	IOB23	B
		GND	35	36	GND		
B	IOB24	F10	37	38	F9	IOB25	B
B	IOB26	F11	39	40	F12	IOB27	B


(*) RJ1 を設定することで IOB[*] へ I/O 電源を供給できません
 詳しくは「4.5」章、回路図をご参照ください。

8. 3. MRAM

ネットラベル	FPGA ピン	ネットラベル	FPGA ピン
MRAM_WE	F17	MRAM_BE1	J13
MRAM_OE	H13	MRAM_BE0	K13
MRAM_DQU15	H17	MRAM_A18	K17
MRAM_DQU14	H16	MRAM_A17	L17
MRAM_DQU13	J16	MRAM_A16	M18
MRAM_DQU12	J15	MRAM_A15	N16
MRAM_DQU11	F16	MRAM_A14	D18
MRAM_DQU10	E16	MRAM_A13	C17
MRAM_DQU9	J14	MRAM_A12	G17
MRAM_DQU8	G15	MRAM_A11	E18
MRAM_DQL7	G18	MRAM_A10	C18
MRAM_DQL6	N18	MRAM_A9	K18
MRAM_DQL5	N17	MRAM_A8	P15
MRAM_DQL4	R17	MRAM_A7	L16
MRAM_DQL3	M14	MRAM_A6	K16
MRAM_DQL2	M13	MRAM_A5	P16
MRAM_DQL1	R16	MRAM_A4	G13
MRAM_DQL0	T14	MRAM_A3	P14
MRAM_CE	N12	MRAM_A2	L15
		MRAM_A1	L14

8. 4. 7セグメント LED

LED	ネットラベル	FPGA ピン
7seg-a	SA_O	V16
7seg-b	SB_O	V15
7seg-c	SC_O	R18
7seg-d	SD_O	T17
7seg-e	SE_O	U18
7seg-f	SF_O	V17
7seg-g	SG_O	U17
7seg-DP	SDP_O	P18



8.5. オンボードクロック

周波数	ネットラベル	FPGA ピン
50MHz	GCLK_50_CLK2	T12

8.6. 汎用 LED

LED	ネットラベル	FPGA ピン
L4	ULED4	F4
L3	ULED3	E3
L2	ULED2	E2
L1	ULED1	F2

8.7. 汎用スイッチ

SW	ネットラベル	FPGA ピン
SW2	PSW2	G3
SW1[2]	ASW2	T7

9. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

<https://www.hdl.co.jp/ftpdata/EDA-302/index.html>
https://www.hdl.co.jp/support_c.html

- 回路図
- ピン割付表
- 外形図
- デバイスドライバ
- デバイスドライバ インストールガイド
- ネットリスト ...等

また下記サポートページも合わせてご活用ください。

<https://www.hdl.co.jp/spc/>

10. お問い合わせについて

お問い合わせ時は、製品型番とシリアル番号を添えて下さるようお願い致します。

e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。

または、当社ホームページに設置のお問い合わせフォームからお問い合わせください。
技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメールなどをご利用くださるようご協力をお願いいたします。

おことわり

当社では、開発ツールの使用方法や FPGA などのデバイスそのものについて、サポート外とさせていただきます。あらかじめご了承下さいませ。

Cyclone V USB-FPGA ボード

EDA-302 シリーズ (Rev3)
ユーザーズマニュアル

2023/11/02 Ver. 3.0

有限会社ヒューマンデータ

〒567-0034
大阪府茨木市中穂積1-2-10
茨木ビル
TEL : 072-620-2002
FAX : 072-620-2003
URL : <https://www.hdl.co.jp> (Japan)
<https://www2.hdl.co.jp/en/> (Global)
