


Cyclone 10 LP FPGA トレーナ



EDA-012

ユーザーズマニュアル

Ver. 1.0



ヒューマンデータ



## 目次

|                               |    |
|-------------------------------|----|
| 1. 開発環境.....                  | 2  |
| 2. 製品の内容について.....             | 2  |
| 3. 仕様.....                    | 3  |
| 4. 製品説明.....                  | 4  |
| 4.1. 各部名称.....                | 4  |
| 4.2. ブロック図.....               | 4  |
| 4.3. 電源.....                  | 5  |
| 4.4. オンボードクロック.....           | 5  |
| 4.5. 汎用LED.....               | 5  |
| 4.6. 汎用スイッチ.....              | 6  |
| 4.7. ブザー.....                 | 6  |
| 4.8. 7セグメントLED表示器.....        | 7  |
| 4.8.1. セグメントパターン.....         | 7  |
| 4.9. ユーザI/O.....              | 8  |
| 4.10. USBインタフェース.....         | 8  |
| 4.10.1. PCからデータを受信する.....     | 8  |
| 4.10.2. PCへデータを送信する.....      | 9  |
| 5. USBデバイスドライバ.....           | 9  |
| 5.1. インストール.....              | 9  |
| 5.2. 仮想COMポート.....            | 9  |
| 6. FPGAのコンフィギュレーション.....      | 10 |
| 6.1. コンフィギュレーション設定ジャンパ.....   | 10 |
| 6.2. コンフィギュレーションツール.....      | 10 |
| 6.3. JTAGダウンロードケーブルを使用する..... | 11 |
| 6.4. コンフィギュレーションROMを使用する..... | 11 |
| 7. FPGAピン割付け表.....            | 12 |
| 7.1. オンボードクロック.....           | 12 |
| 7.2. 汎用LED.....               | 12 |
| 7.3. 7セグメントLED.....           | 12 |
| 7.4. 汎用スイッチ.....              | 13 |
| 7.5. ブザー.....                 | 13 |
| 7.6. USBインタフェース.....          | 13 |
| 7.7. コンフィグ設定ジャンパ.....         | 13 |
| 7.8. ユーザI/O.....              | 14 |
| 8. サポートページ.....               | 15 |
| 9. お問い合わせについて.....            | 15 |

## ● はじめに

この度は Cyclone10 LP FPGA トレーナ “EDA-012” をお買い上げいただきまして、誠にありがとうございます。ごぞいます。


EDA-012 は、USB インタフェースをもつ PC に接続し、Intel 社の開発ソフト (Quartus) により設計した回路を USB 経由でコンフィギュレーションできる FPGA トレーナです。


USB ケーブルのみで動作しますので、電源装置を用意する必要がありません。  
専用コンフィギュレーションツールにより、USB ケーブルのみで FPGA のコンフィギュレーションを行うことができます。別途ダウンロードケーブルを購入する必要がありません。

USB コントローラには FTDI 社の FT2232H を採用しており、仮想 COM ポートドライバにより FPGA とのアプリケーション通信も可能です。

どうぞご活用ください。

## ● ご注意

|   |   |
|---|---|
| <br><b>禁止</b> | 1 本製品には、民生用の一般電子部品が使用されています。宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる特別な品質、信頼性が要求される用途での使用はご遠慮ください |
|   | 2 水中、高湿度の場所での使用はご遠慮ください   |
|   | 3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮ください  |
|   | 4 基板表面に他の金属が接触した状態で電源を入れしないでください  |
|   | 5 定格を越える電圧を加えないでください  |

|  |   |
|--|---|
| <br><b>注意</b> | 6 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承ください                          |
|  | 7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします        |
|  | 8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承ください                 |
|  | 9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません |
|  | 10 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします                      |
|  | 11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください                                  |
|  | 12 ノイズの多い環境での動作は保障しかねますのでご了承ください                                    |
|  | 13 静電気にご注意ください  |

## ● 改訂記録

| 日付         | バージョン | 改訂内容   |
|------------|-------|--------|
| 2023/05/24 | 1.0   | ・ 初版発行 |

## 1. 開発環境

FPGA の内部回路設計には、回路図エディタやHDL入力ツール、論理合成ツール等が必要です。開発ツールの選択はユーザー様で行っていただくようお願いいたします。当社では開発ツールについてのサポートと搭載デバイスそのもののサポートは一切行っておりません。

本マニュアルは、マニュアル作成時に当社で使用している開発ツールを元に作成しています。

## 2. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら弊社宛にご連絡ください。

|                                |   |
|--------------------------------|---|
| Cyclone10 LP FPGA トレーナ EDA-012 | 1 |
| 付属品                            | 1 |
| ユーザ登録はがき                       | 1 |


### 3. 仕様

|             |  |
|-------------|--|
| 製品型番        | EDA-012  |
| 搭載 FPGA     | 10CL010YE144C8G  |
| コンフィグ ROM   | MT25QL128ABA (Micron, 128Mbit)                             |
| 電源          | USB バスパワー (DC 5.0[V])                                      |
| 消費電流        | 約 200mA (USB 認識有り、FPGA 未コンフィギュレーション)                       |
| USB コントローラ  | FT2232H (FTDI, USB2.0 Hi-Speed (480Mbps))                  |
| オンボードクロック   | 12MHz  |
| 外形寸法        | 79 x 79 [mm]   |
| 質量          | 約 34 [g]   |
| ユーザ I/O     | 24 本   |
| 押しボタンスイッチ   | 黒 : 4 個 赤 : 1 個  |
| 4 極ディップスイッチ | 1 個  |
| 汎用 LED      | 8 (赤)  |
| 7 セグメント LED | 2 桁 (赤)  |
| 圧電ブザー       | ピエゾ式 (中心周波数 4kHz)  |
| リセット信号      | コンフィグ用リセット信号 (typ. 240ms)                                  |
| ステータス LED   | POWER (赤), DONE (青)  |
| プリント基板      | ガラスエポキシ 4 層基板 1.6t   |
| 付属品         | USB ケーブル (1.8m) x1<br>DIL10 ロングピンヘッダ x1<br>ジャンパソケット (赤) x2 |

\*これらの部品や仕様は変更となる場合がございます


## 4. 製品説明

### 4.1. 各部名称



部品面  
(はんだ面の部品実装はありません)

### 4.2. ブロック図



EDA-012 Rev.A2

### 4.3. 電源

電源は USB から 5.0V が供給されます。別途ボードが必要とする 3.3V、1.2V、2.5V はオンボードのレギュレータにより生成されます。

#### 消費電力にご注意下さい



ボードの消費電力は FPGA の設計に依存します。USB ポートからの供給電力には一定の制限があります。設計したデザインとボードの合計消費電力にご注意下さい。

インテル Cyclone10LP Early Power Estimator (EPE) を使用して消費電力の見積もりが可能で、EPE については Intel 社の HP を参照してください。

安定した電源を得るため、セルフパワーの USB ハブをご使用できます

### 4.4. オンボードクロック


FPGA に 12MHz が供給されています。FPGA 内部で異なる周波数が必要である場合、FPGA 内蔵の PLL を使用することが出来ます。“IP Catalog”→“ALTPLL”から生成できます。



(100MHz を生成した例)

### 4.5. 汎用 LED

8 つの汎用 LED を搭載しています。アノード側が 3.3V に接続されていますので、FPGA ポートを “Low” 出力とすることで点灯します。






#### 4.6. 汎用スイッチ


押しボタンを搭載しています。プルアップされていますので、ボタンを押すと“Low”レベルになります。

FPGA ポート出力に設定した状態で操作しないようご注意ください。



#### 4.7. ブザー

圧電ブザーを搭載しています。1kHz~6kHz の方形波を与えることで鳴らすことができます。





(データシートから引用)



## 4.8. 7セグメントLED表示器

アノードコモン7セグメントLED表示器を搭載しています。FPGAに接続されたカソードから電流を引き込むことで各セグメントが点灯します。



### 4.8.1. セグメントパターン

代表的なセグメント点灯パターンをVHDL文で示します。


```

--Dgfedcba
when B"0011_0000" => output <= "11000000"; --0x30 = 0
when B"0011_0001" => output <= "11111001"; --0x31 = 1
when B"0011_0010" => output <= "10100100"; --0x32 = 2
when B"0011_0011" => output <= "10110000"; --0x33 = 3
when B"0011_0100" => output <= "10011001"; --0x34 = 4
when B"0011_0101" => output <= "10010010"; --0x35 = 5
when B"0011_0110" => output <= "10000010"; --0x36 = 6
when B"0011_0111" => output <= "11111000"; --0x37 = 7
when B"0011_1000" => output <= "10000000"; --0x38 = 8
when B"0011_1001" => output <= "10010000"; --0x39 = 9
when B"0100_0001" => output <= "10001000"; --0x41 = A
when B"0100_0010" => output <= "10000011"; --0x42 = B
when B"0100_0011" => output <= "10100111"; --0x43 = C
when B"0100_0100" => output <= "10100001"; --0x44 = D
when B"0100_0101" => output <= "10000110"; --0x45 = E
when B"0100_0110" => output <= "10001110"; --0x46 = F

```

## 4.9. ユーザ I/O

ユーザ I/O には、オンボード部品の制御に使用しない FPGA ピンが接続されています。これらのピンは Pmods と接続することが可能です。



ピン割付表は「7.8. ユーザー I/O」をご参照下さい。

## 4.10. USB インタフェース

PC との通信に USB コントローラ“FT2232H”を使用できます。USB コントローラは FIFO インタフェースで起動するように設定されています。

FIFO モードでのデータ送受信手順を簡単に解説します。詳しいタイミングにつきましては、FT2232H のデータシートをご参照下さい。

### 4.10.1. PC からデータを受信する

1. FT2232H からの受信データがある場合、RXF#が Low となることにより FPGA に通知されます
2. RD#を立ち下げ、ADBUS[7..0]からデータを取り込みます
3. RD#を立ち上げ、FT2232H に受信動作を完了します




Figure 4.5 FT245 asynchronous FIFO Interface READ Signal Waveforms

(FTDI 社 FT2232H データシートより引用)

#### 4. 10. 2. PC ヘデータを送信する

1. ADBUS[7..0]に出力するデータをセットします
2. TXE#がLowであることを確認します、Highの場合はFT2232Hへの書込が出来ません
3. WR#を立ち下げることによってFT2232Hにデータが取り込まれます
4. WR#のLow幅を確保後にWR#をHighへ戻し、送信動作を完了します




Figure 4.6 FT245 asynchronous FIFO Interface WRITE Signal Waveforms

(FTDI 社 FT2232H データシートより引用)

## 5. USB デバイスドライバ

USBにより、PCとの通信やFPGAのコンフィギュレーションが可能です。  
初回の接続時にデバイスドライバをインストールする必要があります。

### 5. 1. インストール

EDA-012をPCに認識させるため、デバイスドライバをインストールする必要があります。初回接続時に、お使いのOSの指示に従いインストールを行ってください。

製品サポートページにて、デバイスドライバインストールガイドを公開しておりますのでご参照ください。

デバイスドライバファイルは、製品サポートページからダウンロード出来ます。

### 5. 2. 仮想COMポート

PCに接続されたUSBコントローラは仮想COMポートとして認識されます。

ターミナル等によりCOMポートを開き通信することが出来ます。

デバイスマネージャにてCOM番号を確認することが出来ます。

- EDA-012 (COM16)
    - USB-026 HuMANDATA LTD. (COM10)
    - 通信ポート (COM1)
  - > マウスとその他のポインティングデバイス
  - > モニター
  - ユニバーサルシリアルバスコントローラ
      - ASMedia USB 3.1 eXtensible Host Controller - 1.10 (Microsoft)
      - EDA-012 ED-CONFIG
      - EDA-012 VCP

## 6. FPGA のコンフィギュレーション

USB 経由で FPGA をコンフィギュレーションすることができます。コンフィギュレーションには弊社提供のツール“BBC[EDA-012]”をご利用下さい。

コンフィギュレーションが正常に終了すると、DONE LED(青色)が点灯します。

※JTAG コネクタを搭載しています。JTAG でコンフィギュレーションも可能です




### 6.1. コンフィギュレーション設定ジャンパ

JP5 により FPGA のコンフィギュレーションモードを変更できます。3-4 は汎用用途です。

JP5

| コンフィギュレーションモード   | 1-2  | 3-4 |
|------------------|------|-----|
|                  | MSEL | 汎用  |
| PS (BBC or JTAG) | ON   | X   |
| AS (ROM)         | OFF  | X   |




※ON=Low, X=Don't Care

- PS: JTAG または専用コンフィギュレーションツールを使用する
- AS: コンフィギュレーション ROM を使用して起動する

### 6.2. コンフィギュレーションツール

HuMANDATA が提供するソフトウェアをご利用下さい。コンフィギュレーションデータは rbf 形式に対応しています。




### 6.3. JTAG ダウンロードケーブルを使用する

Intel 社のツール (SignalTap II など) を使用する場合には JTAG コネクタを使用します。別途専用ダウンロードケーブルが必要となります。

ダウンロードケーブルとの接続には、本体取付けのロングピンヘッダをご利用ください。JTAG コネクタのピン配置は下表のとおりです。

CN5

| 信号  | ピン番号 |    | 信号  |
|-----|------|----|-----|
| TCK | 1    | 2  | GND |
| TDO | 3    | 4  | VCC |
| TMS | 5    | 6  | -   |
| -   | 7    | 8  | -   |
| TDI | 9    | 10 | GND |



### 6.4. コンフィギュレーション ROM を使用する

コンフィギュレーションモードを AS とすることで、電源投入時 FPGA はコンフィギュレーション ROM に書込まれた回路データでコンフィギュレーションされます。

ROM には十分に検査した回路データを書き込むようにしてください。誤った回路データをコンフィギュレーションした場合、FPGA などに重大な不具合が生じることがあります。

## 7. FPGA ピン割付け表

### 7.1. オンボードクロック

| 周波数   | NET LABEL | FPGA Pin |
|-------|-----------|----------|
| 12MHz | CLK12R    | 91       |
|       | CLK12L    | 22       |

### 7.2. 汎用 LED

| LED  | NET LABEL | FPGA Pin |
|------|-----------|----------|
| LED0 | LED0      | 50       |
| LED1 | LED1      | 49       |
| LED2 | LED2      | 46       |
| LED3 | LED3      | 44       |
| LED4 | LED4      | 43       |
| LED5 | LED5      | 42       |
| LED6 | LED6      | 39       |
| LED7 | LED7      | 38       |




\* Low で点灯します

### 7.3. 7セグメント LED


SEG0

| SEG0 | NET LABEL | FPGA Pin |
|------|-----------|----------|
| A    | SG_A0     | 71       |
| B    | SG_B0     | 69       |
| C    | SG_C0     | 70       |
| D    | SG_D0     | 72       |
| E    | SG_E0     | 65       |
| F    | SG_F0     | 67       |
| G    | SG_G0     | 66       |
| DP   | SG_DP0    | 68       |



SEG1

| SEG1 | NET LABEL | FPGA Pin |
|------|-----------|----------|
| A    | SG_A1     | 59       |
| B    | SG_B1     | 55       |
| C    | SG_C1     | 58       |
| D    | SG_D1     | 60       |
| E    | SG_E1     | 51       |
| F    | SG_F1     | 53       |
| G    | SG_G1     | 52       |
| DP   | SG_DP1    | 54       |



#### 7.4. 汎用スイッチ

| シルク  | NET LABEL | FPGA Pin |
|------|-----------|----------|
| PSW0 | PSW0      | 32       |
| PSW1 | PSW1      | 33       |
| PSW2 | PSW2      | 34       |
| PSW3 | PSW3      | 11       |
| PSW4 | PSW4      | 10       |



#### 7.5. ブザー

| シルク | NET LABEL | FPGA Pin |
|-----|-----------|----------|
| BZ1 | BUZZER    | 31       |

#### 7.6. USB インタフェース

| FT2232H Pin | NET LABEL | FPGA Pin |
|-------------|-----------|----------|
| 16          | ADBUS0    | A10      |
| 17          | ADBUS1    | A12      |
| 18          | ADBUS2    | C12      |
| 19          | ADBUS3    | A13      |
| 21          | ADBUS4    | B13      |
| 22          | ADBUS5    | B14      |
| 23          | ADBUS6    | C14      |
| 24          | ADBUS7    | D13      |
| 26          | ACBUS0    | D14      |
| 27          | ACBUS1    | E13      |
| 28          | ACBUS2    | F13      |
| 29          | ACBUS3    | F14      |
| 30          | ACBUS4    | G14      |
| 32          | ACBUS5    | H11      |
| 33          | ACBUS6    | E12      |
| 34          | ACBUS7    | F12      |

\*その他の機能ピン名につきましては FT2232H のデータシートをご参照下さい

#### 7.7. コンフィグ設定ジャンパ

| JP5 | NET LABEL | FPGA Pin | 機能                                |
|-----|-----------|----------|-----------------------------------|
| 1-2 | MSEL      | 94       | ON:PS(BBC or JTAG)<br>OFF:AS(ROM) |
| 3-4 | JP5-IO    | 74       | 汎用                                |



## 7.8. ユーザ I/O

| NET LABEL | FPGA Pin |
|-----------|----------|
| EIO0      | 124      |
| EIO1      | 121      |
| EIO2      | 120      |
| EIO3      | 119      |
| EIO4      | 115      |
| EIO5      | 114      |
| EIO6      | 113      |
| EIO7      | 112      |
| EIO8      | 111      |
| EIO9      | 106      |
| EIO10     | 105      |
| EIO11     | 103      |
| EIO12     | 101      |
| EIO13     | 100      |
| EIO14     | 99       |
| EIO15     | 98       |
| EIO16     | 87       |
| EIO17     | 85       |
| EIO18     | 83       |
| EIO19     | 77       |
| EIO20     | 86       |
| EIO21     | 84       |
| EIO22     | 80       |
| EIO23     | 76       |

## 8. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

<https://www.hdl.co.jp/ftpdata/EDA-012/index.html>

[https://www.hdl.co.jp/support\\_c.html](https://www.hdl.co.jp/support_c.html)

- 回路図
  - ピン割付表
  - デバイスドライバ
  - デバイスドライバインストールガイド
  - コンフィギュレーションツール
- ... 等

またサポートセンターも合わせてご利用ください。

<https://www3.hdl.co.jp/spc/>

## 9. お問い合わせについて

お問い合わせ時は、製品型番とシリアル番号を添えて下さるようお願い致します。

e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。

または、当社ホームページに設置のお問い合わせフォームからお問い合わせください。

技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメールなどをご利用くださるようご協力をお願いいたします。

### おことわり

当社では、開発ツールの使用方法やFPGAなどのデバイスそのものについて、サポート外とさせていただきます。あらかじめご了承下さいませ。

---

Cyclone10 LP FPGA トレーナ  
EDA-012  
ユーザーズマニュアル

2023/05/24 Ver.1.0

---

有限会社ヒューマンデータ

〒567-0034  
大阪府茨木市中穂積 1-2-10  
茨木ビル

TEL 072-620-2002  
FAX 072-620-2003  
URL <https://www.hdl.co.jp> (Japan)  
<https://www2.hdl.co.jp/en/> (Global)

---