


Virtex-4 ブレッドボード (高密度カードサイズ) XCM-201 シリーズ ユーザーズマニュアル 第 9 版 (Rev4)





ヒューマンデータ



目 次

はじめに	1
ご注意	1
改訂記録	2
1.製品の内容について	2
2.仕様	2
3.各部の名称	3
3.1. 各部の名称	3
3.2. ブロック図	4
4.電源入力	5
5.JTAG コネクタ	5
6.FPGA へのコンフィギュレーション方法	7
7.コンフィギュレーション ROM へのデータ書き込み方法	8
8.コンフィギュレーション ROM データの作成方法	9
9.ディップスイッチの説明	. 12
10.コネクタピン割付表	. 13
10.1. CNA	13
10.2. CNB	14
10.3. CNC	15
10.4. CND	16
10.5. SDRAM [MT48LC16M16A2P-75-D]	17
10.6. FLASH-ROM [M25P40-VMN6P]	17
10.7. 汎用LED	17
10.8. オンボードクロック	17
10.9. DIP SW	18
11 全土次州1-01-7	
11. 参考資料について	. 18



はじめに

この度は、Virtex-4 ブレッドボード $\angle XCM-201$ シリーズをお買い上げいただきまして誠にありがとうございます。

XCM-201-LX25/LX40/LX60は、XILINXの高性能FPGA Virtex-4を用いた評価用ボードで、電源回路、クロック回路、コンフィギュレーション回路、ISP 可能なコンフィギュレーション ROM、SDRAM、SERIAL FLASH-ROM などを装備した使いやすいボードになっています。どうぞご活用ください。

ご注意



- 1 本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる 特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
- 2 水中、高湿度の場所での使用はご遠慮ください。
- 3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの 使用はご遠慮ください。
- 4 基板表面に他の金属が接触した状態で電源を入れないでください。
- 5 定格を越える電源を加えないでください。



- 6 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づ きの点がございましたら、ご連絡をお願いいたします。
- 8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承願います。
- 9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
- 10 本書および、回路図、サンプル回路などを無断で複写、引用、配布すること はお断りいたします。
- 11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
- 12 ノイズの多い環境での動作は保障しかねますのでご了承ください。



改訂記録

版	日付	改訂内容
第7版	2008/12/2	RoHS 対応に変更
第8版	2009/11/5	Rev. 4 イラスト、仕様の修正、ブロック図の追加
第9版	2009/12/14	ユーザ I /0 誤植修正、ブロック図更新

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、 弊社宛にご連絡ください。

FPGA ブレッドボード XCM-201-LX25/LX40/LX601付属品(ターゲット用コネクタ等)1マニュアル (本書)1 *ユーザー登録はがき1 *

* オーダー毎に各1部の場合があります。(ご要望により追加請求できます。)

2. 仕様


製品型番	XCM-201-LX25 XCM-201-LX40 XCM-201-LX60 XC4VLX25-10FFG668C XC4VLX40-10FFG668C XC4VLX60-10FFG668C DC 3.3V (内部電源はオンボードレギュレータにより生成) N/A (詳細はFPGA データシートご参照) 86×54 [mm] 約 32 [g] 296 本 FX10A-80P/8-SV1 (71)、FX10A-100P/8-SV1 (71) (ヒロセ電機)各 2 個 ガラスエポキシ 10 層基板 1.6t XCF32PV0G48C (XILINX、32Mb) XCF32PV0G48C (XILINX、32Mb) * M25P40-VMN6P (STM、4Mb) 2 個 * 48MHz、18.432MHz (外部供給可能) 内蔵 (200ms TYP) SIL7 ピンソケット 2.54mm ピッチ 2 個 (POWER、DONE) 2 個 1 個 コネクタ: FX10A-80S/8-SV (71) (ヒロセ電機) 2 個 SIL7 ピン ピンヘッダ (本体に取付け済み) ジャンパソケット 2 個						
搭載 FPGA	XC4VLX25-10FFG668C	XC4VLX40-10FFG668C	XC4VLX60-10FFG668C				
電源	DC 3.3V (内部電源は2	3.3∨ (内部電源はオンボードレギュレータにより生成) (A (詳細は FPGA データシートご参照) (5×54 [mm] (32 [g] (6 本 (10A-80P/8-SV1(71)、FX10A-100P/8-SV1(71) (ヒロセ電機)各2個 (テ32PV0G48C (XILINX、32Mb) * (48LC16M16A2P-75-D (MICRON、256Mb) *					
消費電流	N/A (詳細は FPGA データ	タシートご参照)					
外形寸法	86×54 [mm]						
質量	約32 [g]						
ューザ 1/0	296 本	32 [g] 6 本 10A-80P/8-SV1(71)、FX10A-100P/8-SV1(71) (ヒロセ電機)各 2 個 ラスエポキシ 10 層基板 1. 6t F32PV0G48C (XILINX、32Mb) * 48LC16M16A2P-75-D (MICRON、256Mb) * 5P40-VMN6P (STM、4Mb) 2 個 *					
1/0 コネクタ	FX10A-80P/8-SV1(71),						
プリント基板	ガラスエポキシ 10 層基	ラスエポキシ 10 層基板 1.6t F32PV0G48C (XILINX、32Mb) *					
コンフィグ ROM	XCF32PVOG48C (XILINX,	CF32PV0G48C (XILINX、32Mb) *					
SDRAM							
シリアル FLASH-ROM	M25P40-VMN6P (STM、4Mb) 2個 *						
オンボードクロック	125P40-VMN6P(STM、4Mb)2個 * I8MHz、18.432MHz (外部供給可能)						
リセット回路	内蔵 (200ms TYP)						
JTAG コネクタ	SIL7 ピンソケット 2.5	54mm ピッチ					
ステータス LED	2個 (POWER、DONE)						
汎用 LED	2 個	L7 ピンソケット 2.54mm ピッチ 固 (POWER、DONE)					
汎用 SW	1 個						
	コネクタ:FX10A-80S/8	J-SV(71) (ヒロセ電機) 2個				
付属品	コネクタ:FX10A-100S/	10-SV (71) (ヒロセ氰	『機) 2個				
1.3 Verd HH	DC 3.3V (内部電源はオンボードレギュレータにより生成) N/A (詳細は FPGA データシートご参照) 86×54 [mm] 約 32 [g] 296 本 FX10A-80P/8-SV1 (71)、FX10A-100P/8-SV1 (71) (ヒロセ電機)各 2 個 ガラスエポキシ 10 層基板 1.6t XCF32PV0G48C (XILINX、32Mb) MT48LC16M16A2P-75-D (MICRON、256Mb) M25P40-VMN6P (STM、4Mb) 2 個 48MHz、18.432MHz (外部供給可能) 内蔵 (200ms TYP) SIL7 ピンソケット 2.54mm ピッチ 2 個 (POWER、DONE) 2 個 1 個 コネクタ: FX10A-80S/8-SV(71) (ヒロセ電機) 2 個 コネクタ: FX10A-100S/10-SV (71) (ヒロセ電機) 2 個 SIL7 ピン ピンヘッダ (本体に取付け済み)						
	ジャンパソケット 2	. 個					

^{*} 互換品に変更されることがあります




3. 各部の名称

3.1. 各部の名称




面品暗



はんだ面



3.2. ブロック図





4. 電源入力

本ボードは、DC 3.3V単一電源で動作します。

内部で必要な、2.5V、1.8V、1.2V はオンボードのレギュレータにより生成されます。外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意ください。電源は、CNA、CNB、CNC、CND から供給してください。CNA、CNC が BANK-AB の VCCO と兼用になっております。

CNB、CND はそれぞれ BANK-C、BANK-D の VCCO ですので、適切な電源を供給してください。 いずれも 3.3V を超えることはできません。

詳しくは FPGA のデータシートや回路図などを参照してください。また電源の立ち上がりは単調増加である必要があります。良質の電源を使用するようにしてください。

5. JTAG コネクタ

FPGA へのコンフィギュレーション、内蔵の ISP 可能なコンフィギュレーション ROM への書込みに用います。


ピン配置は次表のとおりです。

CN3

ピン番号	信号名	方向
1	GND	1/0
2	TCK	IN
3	TD0	OUT
4	TMS	IN
5	VCC (3. 3V)	OUT (POW)
6	TDI	IN
7	GND	1/0

弊社製ダウンロードケーブル XC3 や XILINX 社の純正ケーブルなどを用いることができます。


また、ダウンロードケーブルと本品との接続には付属品 SIL7 ピンヘッダをご利用できます。




ダウンロードケーブル



JTAG チェインには ROM と FPGA の両方が接続されています。




iMPACT により、いずれかを選択し、ROM ならば ISP(書き込み)、FPGA ならば Configration を行ってください。






6. FPGA へのコンフィギュレーション方法

FPGA へのコンフィギュレーションは iMPACT により行います。 通電状態で、iMPACT を起動すると、自動的に ROM と FPGA が認識されます。




ROM は BYPASS とし、FPGA に対して bit ファイルを割り付けてください。 FPGA へのコンフィギュレーションの際は、通常 Verify のチェックを外してください。





7.コンフィギュレーション ROM へのデータ書き込み方法


ROM へのデータ書き込みは iMPACT により行います。 通電状態で、iMPACT を起動すると、自動的に ROM と FPGA が認識されます



FPGA は BYPASS とし、ROM に対して mcs ファイルを割り付けてください。

Program を実行し次のダイアログで「OK」をクリックすると ROM へのデータ書き込みが始まります。


XCM-201 シリーズはパラレルモードで高速にコンフィギュレーションすることが可能です。






8. コンフィギュレーション ROM データの作成方法

iMPACT の PROM File Formatter をダブルクリックします。




Xilinx PROM、MCS を選択、生成するファイル名と、bit ファイルのあるフォルダを指定します。






次に、ROM のタイプを xcf32p と指定し Add をクリックします。



次のようなダイアログが表示されますので、Finish をクリックします。





OK をクリックし Bit ファイルを指定します。



No をクリックします。




OK をクリックします。



次に、PROM File Formatter タブの表示エリアで右ボタンメニューの Generate File をクリックします。

PROM File Generation Succeeded が表示されれば ROM データの完成です。





9. ディップスイッチの説明

XCM-201 のディップスイッチは以下のように割り付けられています。

番号	1	2	3	4	5	6	7	8
記号	MO	M1	M2	REVSEL0	REVSEL1	REVSEL2	HSWAP_EN	SWO
出荷時	0FF	ON	0FF	0FF	0FF	0FF	0FF	0FF
説明	コンフィ	ギュレーシ	/ョンモード		レーション ROM ョン設定	リビジョン イネーブル設定	FPGA HSWAP_EN	汎用

表 1-1: Virtex-4 コンフィギュレーション モード

コンフィギュレーション モード	M2	M1	MO	データ幅	CCLK の方向
マスタシリアル	0	0	0	1ビット	出力
スレーブ シリアル	1	1	1	1ビット	入力
マスタ SelectMAP	0	1	1	8ビット	出力
スレーブ SelectMAP8	1	1	0	8ビット	入力
スレーブ SelectMAP32 ⁽³⁾	0	0	1	32 ビット	入力
JTAG/バウンダリ スキャンのみ ⁽¹⁾	1	0	1	1ビット	(= 0)

メモ:

- 1. JTAG モードのコンフィギュレーションでは、コンフィギュレーション クロック (CCLK) ではなく、JTAG TCK ピンを使用します。
- 2. コンフィギュレーション前の I/O プルアップ抵抗は、HSWAPEN ピンの設定によって有効になります。
- 3. SelectMAP32 では、D0:D31 データ ビットはスワップしません。D0 が LSB であり、D31 が MSB です。
- 4. ピンが未接続のままの場合、MODE ピンに付いている弱いプルアップ抵抗により、スレーブ シリアルが デフォルト モードとなります。

(XILINX 社 Virtex-4 コンフィギュレーションガイドより)

1、2、3: コンフィギュレーションモード

ROM 使用時: MasterSelctMAP mode

1 (OFF) MO = 1

2(0FF) M1 = 1

3(0N) M2 = 0

出荷時: JTAG mode

1(0FF) M0 = 1

2(0N) M1 = 0

3(0FF) M2 = 1

4、5、6 : コンフィギュレーション ROM のリビジョン設定

コンフィギュレーション ROM(XCF32P)には、リビジョン管理機能があります。 回路図および、ROM のデータシートを参照してください。

7 : HSWAP_EN の設定

コンフィギュレーション前の I/0 のプルアップの状態を設定することができます。

8 : 汎用 SW

ユーザーが自由に使用することができます。



10. コネクタピン割付表

10. 1. CNA

	BANK	NET LABEL	FPGA ピン	コネクタ	ヌピン	FPGA ピン	NET LABEL	BANK
	AB		3. 3V	1	2	3. 3V		AB
	AB		3. 3V	3	4	3. 3V		AB
			電源予約	5	6	電源予約		
			電源予約	7	8	電源予約		
			N. C	9	10	N. C		
			GND	-	-	GND		
*1 {	AB	CLK1P	AB17	11	12	AC17	CLK1N	AB
* Ι	AB	OLD-B	B14	13	14	C14	OLD-A	AB
			N. C	15	16	N. C		
	AB	10A0	L7	17	18	L6	10A32	AB
	AB	10A1	L8	19	20	K4	10A33	AB
	AB	10A2	J5	21	22	K5	10A34	AB
	AB	10A3	J6	23	24	K6	10A35	AB
	AB	10A4	J7	25	26	K7	10A36	AB
	AB	10A5	G7	27	28	H4	10A37	AB
	AB	10A6	G8	29	30	H5	10A38	AB
			GND	-	_	GND		
	AB	10A7	G9	31	32	H6	10A39	AB
	AB	10A8	G10	33	34	H7	10A40	AB
	AB	10A9	E4	35	36	Н8	10A41	AB
	AB	10A10	E5	37	38	F7	10A42	AB
	AB	10A11	E6	39	40	F8	10A43	AB
	AB	10A12	E7	41	42	F9	10A44	AB
	AB	10A13	E9	43	44	F10	10A45	AB
	AB	10A14	E10	45	46	F11	10A46	AB
	AB	10A15	C2	47	48	F12	10A47	AB
	AB	10A16	C4	49	50	F13	10A48	AB
			GND	1	-	GND		
	AB	10A17	C5	51	52	D4	10A49	AB
	AB	10A18	C6	53	54	D6	10A50	AB
	AB	10A19	C7	55	56	D8	10A51	AB
	AB	10A20	C8	57	58	D9	10A52	AB
	AB	10A21	C10	59	60	D10	10A53	AB
	AB	10A22	D11	61	62	E13	10A54	AB
	AB	10A23	D12	63	64	B3	10A55	AB
	AB	10A24	A 3	65	66	B4	10A56	AB
	AB	10A25	A4	67	68	B6	10A57	AB
	AB	10A26	A 5	69	70	B7	10A58	AB
			GND	_	_	GND		
	AB	10A27	A6	71	72	B9	10A59	AB
	AB	10A28	A7	73	74	B10	10A60	AB
	AB	10A29	A8	75	76	C11	10A61	AB
	AB	10A30	A9	77	78	C12	10A62	AB
	AB	10A31	A10	79	80	B13	10A63	AB

*1 XCM-201 Rev1 (XCM-201B、XCM-201C 基板は以下の通りです。一部抜粋)

	•	•					
AB	CLK-B	B14	11	12	C14	CLK-A	AB
	N. C	N. C	13	14	N. C	N. C	

}*****1



10. 2. CNB

BANK	NET LABEL	FPGA ピン	コネク	タピン	FPGA ピン	NET LABEL	BANK
С		VIO(C)	1	2	VIO(C)		С
С		VIO(C)	3	4	VIO(C)		С
		電源予約	5	6	電源予約		
		電源予約	7	8	電源予約		
		N. C	9	10	N. C		
		GND	_	_	GND		
С	CLK2P	AD11	11	12	AD12	CLK2N	С
		N. C	13	14	N. C		
		N. C	15	16	N. C		
С	10C0	W1	17	18	Y1	10C32	С
С	10C1	W2	19	20	Y2	10C33	С
С	10C2	W4	21	22	Y3	10C34	С
С	10C3	W5	23	24	Y4	10C35	С
С	10C4	W6	25	26	Y5	10C36	С
С	10C5	W7	27	28	Y6	10C37	С
С	1006	AA1	29	30	Y8	10C38	С
		GND	_	_	GND		
С	10C7	AA3	31	32	Y9	10C39	С
С	1008	AA4	33	34	Y10	10C40	С
С	1009	AA7	35	36	AB1	10C41	С
С	10C10	AA8	37	38	AB3	10C42	С
С	10C11	AA9	39	40	AB4	10C43	С
С	10012	AA10	41	42	AB5	10C44	С
С	10013	AC1	43	44	AB6	10C45	С
С	10C14	AC2	45	46	AB9	10C46	С
С	10C15	AC3	47	48	AB10	10C47	С
С	10016	AC4	49	50	AD1	10C48	С
		GND	_	_	GND		
С	10C17	AC5	51	52	AD2	10C49	С
С	10C18	AC6	53	54	AD3	10C50	С
С	10019	AC7	55	56	AD4	10C51	С
С	10020	AC8	57	58	AD5	10C52	С
С	10021	AC9	59	60	AD6	10C53	С
С	10C22	AC10	61	62	AD10	10C54	С
С	10023	AD8	63	64	AF3	10C55	С
С	10C24	AE3	65	66	AF4	10C56	С
С	10025	AE4	67	68	AF5	10C57	С
С	10026	AE6	69	70	AF6	10C58	С
		GND	-	-	GND		
С	10C27	AE9	71	72	AF7	10C59	С
С	10028	AE10	73	74	AF8	10060	С
С	10029	AE12	75	76	AF9	10061	С
С	10030	AE13	77	78	AF11	10062	С
С	10031	AE14	79	80	AF12	10063	С

^{*2} XCM-201 Rev1(XCM-201B、XCM-201C 基板)ではクロックとして使用できません。

*2



10.3. CNC

BANK	NET LABEL	FPGA ピン	コネク	タピン	FPGA ピン	NET LABEL	BANK
AB		3. 3V	1	2	3. 3V		AB
AB		3. 3V	3	4	3. 3V		AB
		電源予約	5	6	電源予約		
		電源予約	7	8	電源予約		
		N. C	9	10	N. C		
		GND	_	_	GND		
		N. C	11	12	N. C		
		N. C	13	14	N. C		
		N. C	15	16	N. C		
AB	10A64	M5	17	18	P4	I0A106	AB
AB	10A65	M6	19	20	P5	10A107	AB
AB	10A66	M7	21	22	P6	10A108	AB
AB	10A67	M8	23	24	R8	10A109	AB
AB	10A68	N5	25	26	P8	10A110	AB
AB	10A69	N7	27	28	R7	10A111	AB
AB	10A03	N8	29	30	R4	10A111	AB
AD	10470	GND		-	GND	TUATTZ	AD
AB	10A71	P7	31	32	U7	I0A113	AB
	10A71 10A72	T8			U6	10A113	
AB AB	10A72 10A73	T7	33 35	34	U5	10A114 10A115	AB AB
AB	10A74	T6	37	38	B17	10A116	AB
AB	10A75	T4	39	40	B18	10A117	AB
AB	10A76	A15	41	42	B20	IOA118	AB
AB	10A77	A16	43	44	B21	IOA119	AB
AB	10A78	A17	45	46	B23	10A120	AB
AB	10A79	A18	47	48	B24	10A121	AB
AB	10A80	A19	49	50	D14	10A122	AB
		GND	_	_	GND		
AB	10A81	A20	51	52	D15	10A123	AB
AB	10A82	A21	53	54	D16	10A124	AB
AB	10A83	A22	55	56	D17	10A125	AB
AB	10A84	A23	57	58	D18	10A126	AB
AB	10A85	A24	59	60	D20	10A127	AB
AB	10A86	C16	61	62	D22	I0A128	AB
AB	10A87	C17	63	64	D23	I0A129	AB
AB	10A88	C19	65	66	D24	I0A130	AB
AB	10A89	C20	67	68	D25	I0A131	AB
AB	10A90	C21	69	70	D26	I0A132	AB
		GND	_	_	GND		
AB	I0A91	C22	71	72	E25	IOA133	AB
AB	10A92	C23	73	74	E26	I0A134	AB
AB	10A93	C24	75	76	F17	I0A135	AB
AB	10A94	C26	77	78	F18	10A136	AB
AB	10A95	E21	79	80	F23	10A137	AB
AB	10A96	E20	81	82	F20	10A138	AB
AB	10A97	E18	83	84	F19	10A139	AB
AB	10A98	E17	85	86	G17	10A140	AB
AB	10A99	E14	87	88	G18	10A141	AB
AB	10A33	F16	89	90	G19	10A141	AB
אט	10/(100	GND	_	_	GND	10/1172	אט
AB	IOA101	F15	91	92	G20	I0A143	AB
AB	10A101	F13	93	94	H20	10A143	AB
AB AB	IOA103	E22	95	96	H21	10A145	AB
AK	10A104	E23	97	98	H22 H23	10A146	AB



10.4. CND

BANK	NET LABEL	FPGA ピン	コネク	タピン	FPGA ピン	NET LABEL	BANK
D		VIO(D)	1	2	VIO(D)		D
D		VIO(D)	3	4	VIO(D)		D
		電源予約	5	6	電源予約		
		電源予約	7	8	電源予約		
		N. C	9	10	N. C		
		GND	-	_	GND		
		N. C	11	12	N. C		
		N. C	13	14	N. C		
		N. C	15	16	N. C		
D	10D0	AE18	17	18	AF18	10D42	D
D	IOD1	AE21	19	20	AF19	10D43	D
D	10D2	AE23	21	22	AF20	10D44	D
D	10D3	AE24	23	24	AF21	10D45	D
D	10D3	T19	25	26	AF22	10D45	D D
D	10D4 10D5	T20	27	28	AF23	10D40 10D47	D D
D	10D6	Y25	29	30	AF24	10D48	D
<u> </u>	1007	GND	- 01	- 20	GND	10040	<u> </u>
<u>D</u>	10D7	AD19	31	32	Y19	10D49	<u>D</u>
D	10D8	AC19	33	34	Y17	10D50	D
D	10D9	AD21	35	36	Y18	10D51	D
<u>D</u>	10D10	AC25	37	38	AB18	10D52	<u>D</u>
<u>D</u>	IOD11	AC26	39	40	AD25	10D53	D
D	10D12	AA17	41	42	AD26	10D54	D
D	10D13	AA18	43	44	AC18	10D55	D
D	10D14	AA19	45	46	AB20	10D56	D
D	10D15	AA20	47	48	AB21	10D57	D
D	10D16	AA23	49	50	AB22	10D58	D
		GND	_	_	GND		
D	10D17	Y24	51	52	AB23	10D59	D
D	10D18	AA26	53	54	AD22	10D60	D
D	I0D19	W19	55	56	AD23	10D61	D
D	10D20	W20	57	58	AB26	10D62	D
D	10D21	W21	59	60	AC22	10D63	D
D	10D22	W22	61	62	AC23	10D64	D
D	10D23	W23	63	64	AC24	10D65	D
D	10D24	W25	65	66	Y20	10D66	D
D	10D25	W26	67	68	Y22	10D67	<u>D</u>
D	10D26	U20	69	70	AC21	10D68	D
ע	10020	GND	-	-	GND	10000	υ U
D	10D27	U21	71	72	AA24	10D69	D
D	10D27	U22	73	74	Y26	10D09	D
<u>D</u>	10D28 10D29	U23	75	76	AB24	10D70	<u>D</u>
D D	10D29 10D30	U25	77	78	AB25	10D71 10D72	<u>D</u>
D D		U25 U26		80	V22	10D72 10D73	<u> </u>
	10D31		79				
D	10D32	R19	81	82	V23	10D74	D
<u>D</u>	10D33	R20	83	84	V25	10D75	D
D	10D34	P19	85	86	V26	10D76	D
<u>D</u>	10D35	R23	87	88	V20	10D77	D
D	10D36	R24	89	90	V21	10D78	D
		GND	_	_	GND		
D	10D37	R26	91	92	T21	10D79	D
D	10D38	P20	93	94	T23	10D80	D
D	10D39	P22	95	96	T24	10D81	D
D	10D40	P23	97	98	T26	10D82	D
D	10D41	P24	99	100	P25	10D83	D

HUMANDATA

10.5. SDRAM [MT48LC16M16A2P-75-D] (U11)

SDRAN	SDRAM ピン		FPGA ピン	
Pin No.	Pin Name	NET LABEL	I rux L J	
2	DQO	SDD0	D1	
4	DQ1	SDD1	D2	
5	DQ2	SDD2	D3	
7	DQ3	SDD3	E1	
8	DQ4	SDD4	E2	
10	DQ5	SDD5	E3	
11	DQ6	SDD6	F1	
13	DQ7	SDD7	F3	
42	DQ8	SDD8	N3	
44	DQ9	SDD9	N2	
45	DQ10	SDD10	M4	
47	DQ11	SDD11	M2	
48	DQ12	SDD12	M1	
50	DQ13	SDD13	L4	
51	DQ14	SDD14	L3	
53	DQ26	SDD15	L1	
23	A0	SDADD0	J4	
24	A 1	SDADD1	K1	
25	A2	SDADD2	K2	
26	A3	SDADD3	K3	

11/			
SDRAM ピン		NET LABEL	FPGA ピン
Pin No.	Pin Name		
29	A4	SDADD4	V2
30	A 5	SDADD5	V1
31	A6	SDADD6	U3
32	A7	SDADD7	U1
33	A8	SDADD8	Т3
34	A9	SDADD9	T1
22	A10	SDADD10	J2
35	A11	SDADD11	R2
36	A12	SDADD12	R1
20	BS0	SDBS0	H2
21	BS1	SDBS1	Н3
15	DQLM	SDLDQM	F4
39	DQMH	SDUDQM	N4
16	WE#	nSDWE	G1
17	CAS#	nSDCAS	G2
18	PAS#	nSDRAS	G4
19	CS#	nSDCS	H1
37	CKE	nSDCLKE	P3
38	CLK	SDDCLK P2	. –
	OLI		C13 *2
		1 EDCA CI	

^{*1} FPGA-SDCLK 出力 *2 FPGA-SDCLK 入力

10. 6. FLASH-ROM [M25P40-VMN6P] (U13, U8)

FLASH-F Pin No.	ROMピン Pin Name	NET LABEL	FPGA ピン
1	S#	FMCS0	G26
2	Q	FMQ	G24
3	W#	FMWP0	F26
5	D	FMD	H26
6	С	FMCK	H25
7	nH0LD	FMHOLD	H24

FLASH-ROMピン		NET LABEL	EDCA L'S.	
Pin No.	Pin Name		FFGAL	
1	S#	FMCS1	G25	
2	Q	FMQ	G24	
3	W#	FMWP1	F24	
5	D	FMD	H26	
6	С	FMCK	H25	
7	nH0LD	FMHOLD	H24	

10.7. 汎用 LED

LED	NET LABEL	FPGA ピン
LED2	LED0	V4
LED4	LED1	U4

10.8. オンボードク<u>ロック</u>

周波数	NET LABEL	FPGA ピン
48 MHz	GCLK0	B15
18.432 MHz	GCLK1	C15

10.9. DIP SW (SW1)

SW1	NET LABEL	FPGA	U7
1	X M0	W15	_
2	X M1	Y15	-
3	X M2	W14	-
4	REVSEL0	_	26
5	REVSEL1	ı	27
6	REVSEL2	ı	25
7	HSWAP EN	G16	-
8	SW0		FPGA-A A16

11. 参考資料について


下記資料につきましては製品サポートページにて公開しております。 必要に応じてご利用くださいませ。

http://www.hdl.co.jp/support_c.html

- 回路図
- ピンリスト
- 外形図
- パターン図
- ネットリスト ...等

12. 付属資料

- 1. 基板外形図
- 2. 基板回路図 (別紙)



Virtex-4 ブレッドボード (高密度カードサイズ) XCM-201 シリーズ ユーザーズマニュアル

 2006/01/17 初版(R1)
 2006/03/08 第 2 版(R1)

 2006/04/18 第 2 版(A)(R1)
 2006/06/01 第 3 版(R1)

 2006/07/20 第 4 版(R1)
 2007/02/09 第 5 版(Rev2)

 2007/11/29 第 6 版(Rev2)
 2008/12/02 第 7 版(Rev3)

2009/11/05 第8版(Rev4)

2009/12/14 第 9 版 (Rev4)

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp/