

Spartan-3 ブレッドボード  
(ハーフカードサイズ)  
XCM-101-200/400  
**ユーザーズマニュアル**  
第2版



ヒューマンデータ

## 目次

はじめに .....	2
ご注意 .....	2
1. 製品の内容について .....	3
2. 仕様 .....	3
3. 各部の名称 .....	4
4. 電源入力 .....	5
5. JTAG コネクタ .....	5
6. FPGA へのコンフィグレーション方法 .....	7
7. コンフィグレーション ROM へのデータ書き込み方法 .....	8
8. コンフィグレーション ROM データの作成方法 .....	9
9. ジャンプスイッチの説明 .....	14
10. コネクタピン割付表 .....	15
11. XCM-101-200/400 参考資料について .....	17
12. 付属資料 .....	17

## はじめに

この度は、Spartan-3 ブレッドボード / XCM-101 シリーズをお買い上げいただきまして誠にありがとうございます。

XCM-101-200/400 は、XILINX の高性能 FPGA Spartan-3 (XC3S) を用いた評価用ボードで、電源回路、リセット回路、クロック回路、コンフィグレーション回路、ISP 可能なコンフィグレーション ROMなどを装備した使いやすいボードになっています。

どうぞご活用ください。

## ご注意

1. 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承願います。
2. 本書の内容については万全の記して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
3. 本製品の運用の結果につきましては、2. 項にかかわらず当社は責任を負いかねますので、ご了承願います。
4. 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
5. 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。

## 1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、弊社宛にご連絡ください。


FPGA ブレッドボード XCM-101-200/400	1
付属品(ターゲット用コネクタ等)	1
マニュアル(本書)	1
ユーザー登録はがき	1

## 2. 仕様


製品型番	XCM-101-200	XCM-101-400
搭載 FPGA	XC3S200-4PQ208C (XILINX)	XC3S400-4PQ208C (XILINX)
電源	DC 3.3V (詳細は FPGA データシートご参照)	
消費電流	N/A (詳細は FPGA データシートご参照)	
外形寸法	43 × 55 [mm]	
重量	約 20 [g]	
ユーザ I/O	128 本(64 本 × 2)	
I/O コネクタ	メーカー型番: FX10A-80P/8-SV1 (ヒロセ電機)	
プリント基板	ガラスエポキシ 8 層基板 1.6t	
コンフィグレーション ROM	XCF02SV020C (Xilinx)	
クロック	オンボード 48MHz、外部供給可能	
リセット回路	内蔵 (200ms TYP)	
JTAG コネクタ	SIP7 ピン 丸ピンソケット、変換アダプタにより 2mm、2.54mm 可能	
LED	電源表示用、コンフィグレーション完了表示用	
付属品	SIP7 ピン ピンヘッダ(本体に取付け済み) コネクタ: FX10A-80S/8-SV (ヒロセ電機) 2 個 ジャンパソケット 2 個	
その他	-	-

3. 各部の名称

<A 面>



<B 面>



## 4. 電源入力

本ボードは、DC 3.3V単一電源で動作します。

内部に必要な、2.5V、1.2Vはオンボードのレギュレータにより生成されます。

外部から供給する3.3V電源は充分安定して、充分な余裕のあるものをご用意ください。

電源はCNA、CNBから供給してください。

また電源の立ち上がりは単調増加である必要があります。良質の電源を使用するようにしてください。

VCC0は2系統に分かれていますので、全て正しく接続して下さい。

## 5. JTAG コネクタ

FPGA へのコンフィグレーション、内蔵の ISP 可能なシリアルROM への書込みに用います。

ピン配置は次表のとおりです。


信号名	方向	ピン番号
<b>GND</b>	I/O	1
TCK	IN	2
TDO	OUT	3
TMS	IN	4
<b>VCC(3.3V)</b>	IN(POW)	5
TDI	IN	6
<b>GND</b>	I/O	7

弊社製ダウンロードケーブルXC2、XCKITやXILINX社の純正ケーブルなどを用いることができます。


また、ダウンロードケーブルと本品(XCM-101-200/400)との接続には付属品SIP7ピンヘッダをご利用できます。



JTAG チェインにはROM と FPGA の両方が参加しています。



iMPACT により、いずれかを選択し、ROM ならば ISP(書き込み)、FPGA ならば Configuration を行ってください。




操作が必要ないときは、  
BYPASS とすれば良い

## 6. FPGA へのコンフィグレーション方法


FPGA へのコンフィグレーションは iMPACT により行います。

通電状態で、IMPACT を起動すると、自動的に ROM と FPGA が認識されます。



ROM は BYPASS とし、FPGA に対して bit ファイルを割り付けてください。

FPGA へのコンフィグレーションの際は、通常 Verify のチェックを外してください。






## 7. コンフィグレーション ROM へのデータ書き込み方法


ROM へのデータ書き込みは iMPACT により行います。

通電状態で、IMPACT を起動すると、自動的に ROM と FPGA が認識されます




FPGA は BYPASS とし、ROM に対して bit ファイルを割り付けてください

Program を実行し次のダイアログで「OK」をクリックすると ROM へのデータ書き込みが始まります。




## 8. コンフィグレーション ROM データの作成方法

iMPACT を File Mode に切り替えます。



次に、PROM Formatter タブの、表示エリアで右ボタンメニューの Wizard を実行します。



Xilinx Serial PROM、MCS を選択、生成するファイル名と、bit ファイルのあるフォルダを指定します。




次に、ROM のタイプを xcf02s と指定します。




次のようなダイアログが表示されますので、次へをクリックします。



次のようなダイアログが表示されますので、Add File により Bit ファイルを指定します。




次のようなダイアログが表示されますので、完了をクリックします。



次のようなダイアログが表示されます。




「はい」をクリックするとROMデータが作成されます。



「いいえ」をクリックし、後から ROM データを作成することもできます。

方法：メニューバーから [Operations]-[Generate File] をクリックします。



## 9. ジャンプスイッチの説明

**JP4 M0,M2 信号 設定用**

M1 は0に固定 (回路図参照)

JP4 により、M0 と M2 は同時に1または0に設定されます。

Table 21: Spartan-3 Configuration Mode Pin Settings

Configuration Mode <sup>(1)</sup>	M0	M1	M2	Synchronizing Clock	Data Width	Serial DOUT <sup>(2)</sup>
Master Serial	0	0	0	CCLK Output	1	Yes
Slave Serial	1	1	1	CCLK Input	1	Yes
Master Parallel	1	1	0	CCLK Output	8	No
Slave Parallel	0	1	1	CCLK Input	8	No
JTAG	1	0	1	TCK Input	1	No

**Notes:**

1. The voltage levels on the M0, M1, and M2 pins select the configuration mode.
2. The daisy chain is possible only in the Serial modes when DOUT is used.

(Xilinx 社データシートより)

**ROM 使用時: Master Serial mode**

JP4 ショート M0 = 0

M1 = 0 (固定)

M2 = 0

**出荷時: JTAG mode**

JP4 オープン M0 = 1

M1 = 0 (固定)

M2 = 1

**JP3 HSWAP ENABLE ピンの設定**

FPGA の HSWAP\_ENABLE ピンの設定を行います。

JP3 ショート : 0

JP3 オープン : 1

(出荷時はオープン)

## 10. コネクタピン割付表

CN A

備考	BANK	FPGA ピン番号	コネクタピン番号		FPGA ピン番号	BANK	備考
電源(BANK-A)		3.3V	1	2	3.3V		電源(BANK-A)
電源(BANK-A)		3.3V	3	4	3.3V		電源(BANK-A)
		NC	5	6	NC		
		NC	7	8	NC		
		NC	9	10	NC		
CLK-A	A	181	11	12	180	A	CLK-B
		NC	13	14	NC		
		NC	15	16	NC		
	A	205	17	18	204	A	
	A	203	19	20	162	A	
	A	94	21	22	165	A	
	A	79	23	24	166	A	
	A	74	25	26	167	A	
	A	86	27	28	168	A	
	A	90	29	30	169	A	
	A	96	31	32	183	A	
	A	71	33	34	67	A	
	A	100	35	36	175	A	
	A	172	37	38	176	A	
	A	62	39	40	178	A	
	A	64	41	42	182	A	
	A	58	43	44	161	A	
	B	51	45	46	52	B	
	A	57	47	48	184	A	
	A	61	49	50	185	A	
	A	63	51	52	187	A	
	A	65	53	54	189	A	
	A	68	55	56	190	A	
	A	72	57	58	191	A	
	A	78	59	60	194	A	
	A	85	61	62	196	A	
	A	87	63	64	197	A	
	A	93	65	66	198	A	
	A	95	67	68	199	A	
	A	97	69	70	200	A	
	A	101	71	72	102	A	
	B	50	73	74	48	B	
	B	46	75	76	45	B	
	B	44	77	78	43	B	
	B	42	79	80	40	B	



CN B

備考	BANK	FPGA ピン番号	コネクタピン番号		FPGA ピン番号	BANK	備考
電源(BANK-B)		3.3V	1	2	3.3V		電源(BANK-B)
電源(BANK-B)		3.3V	3	4	3.3V		電源(BANK-B)
		N.C	5	6	N.C		
		N.C	7	8	N.C		
		N.C	9	10	N.C		
CLK-C	A	77	11	12	76	A	CLK-D
		N.C	13	14	N.C		
		N.C	15	16	N.C		
	B	156	17	18	155	B	
	B	154	19	20	150	B	
	B	149	21	22	148	B	
	B	147	23	24	146	B	
	B	144	25	26	143	B	
	B	141	27	28	140	B	
	B	139	29	30	138	B	
	B	137	31	32	135	B	
	B	133	33	34	132	B	
	B	131	35	36	130	B	
	B	128	37	38	126	B	
	B	125	39	40	124	B	
	B	123	41	42	122	B	
	B	120	43	44	119	B	
	B	117	45	46	116	B	
	B	115	47	48	114	B	
	B	113	49	50	111	B	
	B	109	51	52	108	B	
	B	107	53	54	106	B	
	B	2	55	56	3	B	
	B	4	57	58	5	B	
	B	7	59	60	9	B	
	B	10	61	62	11	B	
	B	12	63	64	13	B	
	B	15	65	66	16	B	
	B	18	67	68	19	B	
	B	20	69	70	21	B	
	B	22	71	72	24	B	
	B	26	73	74	27	B	
	B	28	75	76	29	B	
	B	31	77	78	33	B	
	B	34	79	80	35	B	

## 11.XCM-101-200/400 参考資料について

追加資料や参考資料がつけられた場合は  
製品サポートページ

[http://www.hdl.co.jp/support\\_c.html](http://www.hdl.co.jp/support_c.html)

にデータをアップロードすることいたします。


拡張子 “.exe” のときは、自己解凍ファイルといたします。

ときどきチェックしていただき必要に応じてご利用くださいませ。


## 12. 付属資料

- 1 . 外形寸法図
- 2 . 基板回路図（別紙）

FX10A-80P/8-SV1(HIROSE)



4-φ3



**HUMANDATA**

TITLE

XCM-101シリーズ 外形寸法図

UNIT

REV

DWG NO XCM-101B

SIZE

DWG

CHK

材質	個数
仕上	

---

Spartan-3 ブレッドボード  
( ハーフカードサイズ )  
XCM-101-200/400

---

ユーザーズマニュアル

---

2005/04/25 初版(R1)  
2006/01/12 第2版(R1)

---

## 有限会社ヒューマンデータ

〒567-0034

大阪府茨木市中穂積1-2-51

シャトー春日第3ビル

TEL 072-620-2002

FAX 072-620-2003

URL <http://www.hdl.co.jp/>

Mail [support@hdl.co.jp](mailto:support@hdl.co.jp)

---