


Spartan-6 FPGA ボード
XCM-019
ユーザーズマニュアル
Ver.1.1



ヒューマンデータ

目次



● はじめに.....	1
● ご注意.....	1
● 改訂記録.....	2
1. 製品の内容について.....	2
2. 開発環境.....	2
3. 仕様.....	3
4. 製品説明.....	4
4.1. 各部名称.....	4
4.2. ブロック図.....	5
4.3. 電源.....	5
4.4. クロック.....	6
4.5. 設定スイッチ (SW1).....	6
5. FPGA コンフィギュレーション.....	7
5.1. JTAG/バウンダリスキャン.....	7
5.2. コンフィグ ROM ファイルの作成.....	7
5.3. コンフィグ ROM アクセス.....	8
6. FPGA ピン割付け表.....	9
6.1. ユーザ I/O (CNA).....	9
6.2. ユーザ I/O (CNB).....	10
6.3. レベルコンバータ Direction.....	11
6.4. レベルコンバータ Output Enable.....	11
6.5. オンボードクロック.....	11
6.6. 外部クロック入力.....	12
6.7. 汎用 LED.....	12
6.8. 汎用スイッチ.....	12
6.9. シリアルインタフェース (CN4).....	12
7. サポートページ.....	13
8. 付属資料.....	13

● はじめに

この度は Spartan-6 FPGA ボード XCM-019 シリーズをお買い上げいただきまして、誠にありがとうございます。

XCM-019 は、XILINX の高性能 FPGA Spartan-6 シリーズを用いた FPGA ボードで、電源回路、クロック回路、コンフィギュレーション回路などを装備した、使いやすいボードになっています。I/O 部分に 5V 対応レベルコンバータを実装していますので、5V 系と安心して接続することができます。どうぞご活用ください。

● ご注意

 禁止	1 本製品には、民生用の一般電子部品が使用されています。宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2 水中、高湿度の場所での使用はご遠慮ください。
	3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮ください。
	4 基板表面に他の金属が接触した状態で電源を入れないでください。
	5 定格を越える電源を加えないでください。
 注意	6 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承ください。
	7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
	8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承ください。
	9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
	10 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。
	11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12 ノイズの多い環境での動作は保障しかねますのでご了承ください。
	13 静電気にご注意ください。

● 改訂記録

日付	バージョン	改訂内容
2011/03/08	1.0	・初版発行
2012/08/30	1.1	・外形図誤植修正

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら弊社宛にご連絡ください。

FPGA ボード XCM-019	1	
付属品	1	
マニュアル(本書)	1	*
ユーザ登録はがき	1	*

* オーダー毎に各1部の場合があります。(ご要望により追加請求できます)

2. 開発環境

FPGA の内部回路設計には、回路図エディタや HDL 入力ツール、論理合成ツールが必要です。これらの開発ツールは、XILINX 社が無償配布する ISE がご使用頂けます。使用する際には、インターネットによるライセンス登録が必要となります。

本マニュアルは ISE Ver.12.2 を元に作成しています。



3. 仕様

製品型番	XCM-019-LX45	XCM-019-LX75
搭載 FPGA	XC6SLX45-2FGG484C	XC6SLX75-2FGG484C
コンフィグ ROM	M25P32-VMF6P (Numonyx, 32Mbit)	
レベルコンバータ	IDT74LVCC3245A (IDT)	
オンボードクロック	50MHz、30MHz	
外部入力クロック	2本 (ユーザ I/O と共通)	
電源	DC 5.0[V]	
外形寸法	86 x 54 [mm]	
質量	約 32 [g]	
ユーザ I/O	100本	
汎用スイッチ	3 (Push x2, Slide x1)	
汎用 LED	8	
I/O コネクタ	66 ピンスルーホール 0.9[mm] 2.54[mm]ピッチ	
プリント基板	ガラスエポキシ 6層基板 1.6t	
リセット信号	コンフィグ用リセット信号 (typ.240ms)	
JTAG コネクタ	SIL7 ピンソケット 2.54mm ピッチ	
ステータス LED	POWER (赤) , DONE (青)	
付属品	SIL7 ピンヘッダ (本体に取付け済み) x1	
	DIL80 ピンヘッダ (任意にカット可能) x2	
消費電流	ユーザの FPGA デザインに依存します	

*これらの部品や仕様は変更となる場合がございます


4. 製品説明

4.1. 各部名称



はんだ面

4.2. ブロック図



4.3. 電源

電源はCNA, CNBより5.0Vを供給してください。内部で必要になる3.3V、1.2Vはオンボードレギュレータにより生成されます。

外部から供給する5.0V電源は充分安定して、充分な余裕のあるものをご用意ください。いづれも5.0Vを超えることはできません。

詳しくはFPGAのデータシートや回路図などを参照してください。

4.4. クロック


オンボードクロックとして 50MHz(U21)と 30MHz(U22)を搭載しています。JP1, JP2 を切替えることで CNB コネクタより外部クロックを入力することも可能です。
詳しくは回路図をご参照ください。

4.5. 設定スイッチ(SW1)

設定スイッチ(SW1)によりコンフィギュレーションモードなどを変更することが可能です。各ピンの詳細については Spartan-6 コンフィギュレーションユーザガイドをご参照ください。

SW1

番号	1	2	3	4
記号	M0	M1	HSWAPEN	ASWO
出荷時	OFF	OFF	OFF	OFF
説明	コンフィグモード設定		プルアップ設定	汎用



コンフィギュレーションモード

	Master Serial/SPI	JTAG
M[0..1]の設定値	OFF - ON	X - X

OFF = High (1), ON = Low (0), X: Don't Care

- **HSWAPEN**
コンフィギュレーション前のユーザ I/O の状態を設定します。
ON : プルアップ有り
OFF : プルアップ無し (ハイインピーダンス)
- **M0, M1**
コンフィギュレーションモードを設定します。
本来 JTAG モードにてご使用される場合の設定値は自由ですが、上記の設定値にてご使用になることを推奨致します。
- **ASWO**
汎用用途としてご使用頂けます。

5. FPGA コンフィギュレーション

JTAG コネクタ (CN3) よりバウンダリスキャンを行い、FPGA へのコンフィギュレーションやコンフィグ ROM のアクセスを行います。

コンフィグ ROM から FPGA へのコンフィギュレーションは、電源投入時に自動的に行われます。十分に検査した安全性のあるデータを書き込むようにしてください。


JTAG コネクタのピン配置は次表のとおりです。ケーブル接続時は誤接続に注意してください。

CN3		
ピン番号	信号名	方向
1	GND	I/O
2	TCK	IN
3	TDO	OUT
4	TMS	IN
5	VCC(3.3V)	OUT
6	TDI	IN
7	GND	I/O




5.1. JTAG/バウンダリスキャン

FPGA を直接コンフィギュレーションするには、バウンダリスキャンにより認識されたデバイスに bit ファイルを割りつけてプログラムを実行します。コンフィグ ROM を使用したコンフィギュレーションには下記をご参照ください。




5.2. コンフィグ ROM ファイルの作成

コンフィギュレーション ROM へ書き込むためには MCS ファイルが必要となります。書き込みたい bit ファイルから、iMPACT を使用して作成することができます。作成方法の一例を以下に示します。



(1) iMPACT にて「Create PROM File」をダブルクリックします



(2) 設定画面にて必要な項目を設定します

- Storage Target: SPI Flash - Configure Single FPGA
- Storage Device: 32M (1つ)
- File Format: MCS
- その他項目: 任意

(3) 使用する bit ファイルを選択します

(4) iMPACT Processes のタブにある「Generate File...」をダブルクリックします

(5) 「Generate Succeeded」と表記されれば完了です

5.3. コンフィグ ROM アクセス

バウンダリスキャン画面にて、下図のようにコンフィグ ROM に MCS ファイルを割付けます。デバイスには【SPI PROM - M25P32】を選択してください。


右クリックから各コマンドを実行できます。コマンド実行時にはコンフィギュレーションモードを Master Serial/SPI に設定する必要があります。

SW1

	1	2	3	4
ON			X	X
OFF			X	X

X : Don't Care

Right click device to select operations



6. FPGA ピン割付け表

6.1. ユーザ I/O (CNA)

BUF 出力	NET LABEL	FPGA ピン	CNA		FPGA ピン	NET LABEL	BUF 出力
		電源予備	1	2	電源予備		
	V50	5V	3	4	5V	V50	
		GND	5	6	GND		
EOA0	IOA0	J3	7	8	J1	IOA1	EOA1
EOA2	IOA2	K2	9	10	K1	IOA3	EOA3
EOA4	IOA4	L3	11	12	L1	IOA5	EOA5
EOA6	IOA6	M2	13	14	M1	IOA7	EOA7
		GND	15	16	GND		
EOA8	IOA8	P2	17	18	P1	IOA9	EOA9
EOA10	IOA10	R3	19	20	R1	IOA11	EOA11
EOA12	IOA12	T4	21	22	T3	IOA13	EOA13
EOA14	IOA14	T1	23	24	T2	IOA15	EOA15
		GND	25	26	GND		
EOA16	IOA16	U1	27	28	V1	IOA17	EOA17
EOA18	IOA18	V2	29	30	V3	IOA19	EOA19
EOA20	IOA20	W1	31	32	W3	IOA21	EOA21
EOA22	IOA22	Y2	33	34	Y1	IOA23	EOA23
		GND	35	36	GND		
EOA24	IOA24	Y3	37	38	AB4	IOA25	EOA25
EOA26	IOA26	AA6	39	40	AB6	IOA27	EOA27
EOA28	IOA28	AB7	41	42	AA8	IOA29	EOA29
EOA30	IOA30	AB8	43	44	AB9	IOA31	EOA31
		GND	45	46	GND		
EOA32	IOA32	AA10	47	48	AB12	IOA33	EOA33
EOA34	IOA34	AA12	49	50	Y12	IOA35	EOA35
EOA36	IOA36	AB13	51	52	AB15	IOA37	EOA37
EOA38	IOA38	Y13	53	54	AA14	IOA39	EOA39
		GND	55	56	GND		
EOA40	IOA40	AB16	57	58	AA16	IOA41	EOA41
EOA42	IOA42	Y17	59	60	AB17	IOA43	EOA43
EOA44	IOA44	AB18	61	62	AA18	IOA45	EOA45
EOA46	IOA46	Y19	63	64	Y15	IOA47	EOA47
EOA48	IOA48	W20	65	66	W22	IOA49	EOA49

6.2. ユーザ I/O (CNB)

BUF 出力	NET LABEL	FPGA ピン	CNA		FPGA ピン	NET LABEL	BUF 出力
		電源予備	1	2	電源予備		
	V50	5V	3	4	5V	V50	
		GND	5	6	GND		
EOB0	IOB0	D7	7	8	D6	IOB1	EOB1
EOB2	IOB2	D8	9	10	C7	IOB3	EOB3
EOB4	IOB4	C5	11	12	A4	IOB5	EOB5
EOB6	IOB6	B6	13	14	A5	IOB7	EOB7
		GND	15	16	GND		
EOB8	IOB8	D9	17	18	C9	IOB9	EOB9
EOB10	IOB10	C8	19	20	D10	IOB11	EOB11
EOB12	IOB12	A6	21	22	B8	IOB13	EOB13
EOB14	IOB14	C10	23	24	D11	IOB15	EOB15
		GND	25	26	GND		
EOB16	IOB16	B12	27	28	C12	IOB17	EOB17
EOB18	IOB18	C14	29	30	C11	IOB19	EOB19
EOB20	IOB20	A13	31	32	D14	IOB21	EOB21
EOB22	IOB22	A12	33	34	C13	IOB23	EOB23
		GND	35	36	GND		
EOB24	IOB24	B14	37	38	C15	IOB25	EOB25
EOB26	IOB26	D15	39	40	B16	IOB27	EOB27
EOB28	IOB28	C16	41	42	C17	IOB29	EOB29
EOB30	IOB30	B18	43	44	D17	IOB31	EOB31
		GND	45	46	GND		
EOB32	IOB32	B21	47	48	B20	IOB33	EOB33
EOB34	IOB34	B22	49	50	C20	IOB35	EOB35
EOB36	IOB36	C19	51	52	C22	IOB37	EOB37
EOB38	IOB38	D21	53	54	D22	IOB39	EOB39
		GND	55	56	GND		
EOB40	IOB40	E20	57	58	E22	IOB41	EOB41
EOB42	IOB42	F21	59	60	F22	IOB43	EOB43
EOB44	IOB44	G20	61	62	G22	IOB45	EOB45
EOB46	IOB46	J20	63	64	J22	IOB47	EOB47
EOB48	IOB48	K21	65	66	K22	IOB49	EOB49

6.3. レベルコンバータ Direction

NET LABEL	FPGA ピン
DIRA0	H1
DIRA1	N1
DIRA2	U3
DIRA3	AB3
DIRA4	Y9
DIRA5	AB19
DIRB0	A7
DIRB1	A9
DIRB2	A14
DIRB3	A17
DIRB4	D20
DIRB5	D19
DIRAB	L22

6.4. レベルコンバータ Output Enable

NET LABEL	FPGA ピン
OEA0	N3
OEA1	H2
OEA2	U4
OEA3	AA4
OEA4	AB10
OEA5	AB14
OEB0	A8
OEB1	A11
OEB2	A15
OEB3	A16
OEB4	A20
OEB5	A21
OEAB	V21

6.5. オンボードクロック

周波数	NET LABEL	FPGA ピン
30MHz	GCLK_30A	K5
	GCLK_30B	AB11
	GCLK_30C	H22
50MHz	GCLK_50A	K4
	GCLK_50B	Y11
	GCLK_50C	H21

6.6. 外部クロック入力

コネクタ	NET LABEL	FPGA ピン
CNB(7) - JP1	EXCLK0	A10
CNB(8) - JP2	EXCLK1	B10

6.7. 汎用 LED

LED	NET LABEL	FPGA ピン
L7	ULED7	H3
L6	ULED6	H4
L5	ULED5	H5
L4	ULED4	M3
L3	ULED3	J6
L2	ULED2	M4
L1	ULED1	L4
L0	ULED0	K6


6.8. 汎用スイッチ

SW	NET LABEL	FPGA ピン
SW2	PSW2	L19
SW3	PSW3	K17
SW1-4	ASW0	W12

6.9. シリアルインタフェース(CN4)

コネクタ番号	NET LABEL	FPGA ピン
1	SIO_TX	K20
2	GND	-
3	SIO_RX	K19

弊社 USB 製品 (FTDI チップ評価ボード) との接続を意識したピンです。
汎用ピンとしてもご使用頂けます。詳しくは回路図をご参照ください。



HUMANDATA		UNIT	TITLE
CHK	DWG	mm	XCM-019 Out line Drawing
		SCALE	DWG NO
		1/1	G-XCM-019
		REV	B

Spartan-6 FPGA ボード
XCM-019 シリーズ
ユーザーズマニュアル

2011/03/08 Ver.1.0 (初版)

2012/08/30 Ver.1.1

有限会社ヒューマンデータ

〒567 - 0034
大阪府茨木市中穂積1 - 2 - 10
ジブラルタ生命茨木ビル
TEL : 072-620-2002
FAX : 072-620-2003
URL : <http://www.hdl.co.jp/>
