







目 次

● ほじめに	1
● ご注意	1
	2
	Z
 製品の内容について	2
2. 仕様	3
3. 開発環境	3
4. 1. 各部の名称	
4.2. ブロック図	5
4.3. 電源	5
4.4. JTAG コネクタ	6
5. ディップスイッチの説明	7
6 FPGA へのコンフィギュレーション	8
7. SPI-PRUM への音さ込み 7.1 mcs データ作成方法	9 a
7.2. SPI-PROM への書き込み	
8 ROM から FPGA へのコンフィギュレーション(パワーON 動作)	14
9. コンフィキュレーションレートの設定	15
10. FPGA ピン割付表	16
10.1. ユーザ I/O (CNA)	
10.2. エーサイノU (UNB)	I / 18
10. 4. FRAM (U11)	
10.5. オンボードクロック	
10.6. 汎用スイッチ	
10.7. 汎用 LED	
10.7. 汎用 LED 10.8. ディップスイッチ 10.9. オンボードテストポイント	
10.7. 汎用 LED 10.8. ディップスイッチ 10.9. オンボードテストポイント 10.10 温度ダイオード(CN2)	
10.7. 汎用 LED 10.8. ディップスイッチ 10.9. オンボードテストポイント 10.10. 温度ダイオード(CN2)	19 20 20 20 20 20
10.7. 汎用 LED 10.8. ディップスイッチ 10.9. オンボードテストポイント 10.10. 温度ダイオード(CN2) 11. サポートページ	19 20 20 20 20 20 20 20
10.7. 汎用 LED 10.8. ディップスイッチ 10.9. オンボードテストポイント 10.10. 温度ダイオード(CN2) 11. サポートページ 12. 付属資料	19 20 20 20 20 20 20 21 21

● はじめに

この度は、Virtex-5 ブレッドボード XCM-011 シリーズをお買い上げいただきまして誠にあり がとうございます。

XCM-011 シリーズは、XILINX の高性能 FPGA Virtex-5LX シリーズを用いた評価用ボード で、電源回路、クロック回路、コンフィギュレーション回路、SPI-PROM、SDRAM、FRAM などを 搭載した、使いやすいボードになっています。どうぞご活用ください。

● ご注意

	1	本製品には、民生用の一般電子部品が使用されています。
		宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる
		特別な品質、信頼性が要求される用途でのこ使用はこ逐慮くたさい。
	2	水中、高湿度の場所での使用はご遠慮ください。
禁止	3	腐食性ガス、可燃性ガス等引火性のガスのあるところでの
		使用はご遠慮ください。
	4	基板表面に他の金属が接触した状態で電源を入れないでください。
	5	定格を越える電源を加えないでください。

	6	本書の内容は 改良のため将来予告なしに変更することがありますので
	Ũ	ご了承願います。
$\angle!$	7	本書の内容については万全を期して作成しましたが、万一誤りなど、お気づ きの点がございましたら、ご連絡をお願いいたします。
注意		
	8	本製品の連用の結果につきましては、/. 頃にかかわらす当社は貢仕を負
		いかねますので、ご了承願います。
	9	本書に記載されている使用と異なる使用をされ、あるいは本書に記載され
		ていない使用をされた場合の結果については、当社は責任を負いません。
	10	本書および、回路図、サンプル回路などを無断で複写、引用、配布すること
		はお断りいたします。
	11	発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12	ノイズの多い環境での動作は保障しかねますのでご了承ください。
	13	静電気にご注意ください。



● 改訂記録

日付	バージョン	改訂内容
2010/06/10	2. 0	FRAM 変更(FM18L08-70-SG →FM28V020-SG) 生産中止による 1.0V 用電源 IC の変更(EN5330DC→EN5336QI) DONE LED の変更 FPGA 未使用ピン処理の変更 CN2 を追加
2012/08/31	2. 1	ピン割付表誤植修正

1. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら、 弊社宛にご連絡ください。

FPGA ブレッドボード XCM-011	1
付属品	1
マニュアル(本書)	1 *
ユーザ登録はがき	1 *

* オーダー毎に各1部の場合があります。(ご要望により追加請求できます)

2. 仕様

製品型番	XCM-011-LX30	XCM-011-LX50	XCM-011-LX85	XCM-011-LX110		
搭載 FPGA	XC5VLX30- 1FFG676C	XC5VLX50- 1FFG676C	XC5VLX85- 1FFG676C	XC5VLX110- 1FFG676C		
コンフィグ ROM	M25P16-VMF (Nun	nonyx, 16Mb)	M25P32-VMF (Nun	nonyx, 32Mb)		
SDRAM	MT48LC16M16A2F	P-75-D (MICRON,	256Mb:16Mb x16	x4 banks)		
FRAM	FM28V020-SG (Ra	amtron, 256kb:32	2k x8)			
クロック	オンボード 48M	Hz (外部供給同	可能)			
電源	DC 3.3 [∨] (r	内部電源はオンホ	ドレギュレー	タにより生成)		
消費電流	N/A(詳細は FPGA データシートご参照)					
基板寸法	86×54 [mm]					
質量	約 30 [g]					
ユーザ 1/0	100 本					
I/0 コネクタ	66 ピンスルーホール 0.9[mmφ] 2 組 2.54mm ピッチ					
プリント基板	ガラスエポキシ6層基板 1.6t					
コンフィグ用リセット信号	内蔵 (240ms T)	(P)				
JTAG コネクタ	SIL7ピン 丸ピンソケット 2.54mm ピッチ					
ステータス LED	POWER(赤), DONE(青)					
汎用 LED	2 個					
汎用 SW	2個					
	DIL80 ピンヘッ	ダー2個(任意	にカット可能)			
	 SIL7 ピンヘッダ 1個(本体に取付け済み)					

* 互換品と変更になる場合がございます

3. 開発環境

FPGAの内部回路設計には、回路図エディタや HDL 入力ツール、論理合成ツール等が必要です。

開発ツールの選択はユーザ様で行っていただくようお願いいたします。当社では開発ツ ールについてのサポートと搭載デバイスそのもののサポートは一切行っておりません。

本マニュアルは、マニュアル作成時に当社で使用している開発ツールを元に作成してい ます。



4. 製品説明

4.1. 各部の名称



部品面



はんだ面



4.2. ブロック図



* LX85/LX110 は受注生産です。

4.3. 電源

本ボードは、DC 3.3V単一電源で動作します。 内部で必要な、2.5V、1.0Vはオンボードのレギュレータにより生成されます。 外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意ください。 電源は、CNA、CNB から供給してください。いずれも 3.3V を超えることはできません。 詳しくは FPGA のデータシートや回路図などを参照してください。 また電源の立ち上がりは単調増加である必要があります。 良質の電源を使用するようにしてください。



4.4. JTAG コネクタ

FPGA へのコンフィギュレーション、SPI-PROM への書き込みに用います。 ピン配置は次表のとおりです。



ピン番号	信 号	方向
1	GND	I/0
2	TCK	IN
3	TDO	OUT
4	TMS	IN
5	VCC	OUT (POW)
6	TDI	IN
7	GND	I/0

XILINX 社対応のダウンロードケーブル(JTAG) などを用いることができます。 また、ダウンロードケーブルと本品との接続には付属品 SIL7 ピンヘッダや ZKB-031KIT を 使用することが可能です。

使用例



JTAG チェインにはバススイッチを介して SPI-PROM と FPGA の両方に接続されています。



5. ディップスイッチの説明

XCM-011 のディップスイッチ(SW1)は以下のように割り付けられています。 SW を ON で Low に固定されます。

SW1

•								
番号	1	2	3	4	5	6	7	8
記号	FS0	FS1	FS2	HSWAP_EN	M1	M2	M0	X_PROG
出荷時	OFF	OFF	OFF	OFF	ON	OFF	OFF	OFF
説明	SPI 変数セレクトピン		I∕O Pull−up	コンフィー	ギュレーショ	ンモード	ターゲット指定	
								,

	マスタ SPI	スレーブシリアル	JTAG		
M[1,2.0]の設定値	0:0:1	1:1:1	0:1:1		



FS0, FS1, FS2 : SPI 変数セレクトピン
 詳しくは、FPGA データシートをご覧ください。
 通常、出荷時の設定のままでご使用いただけます。

• HSWAPEN

コンフィギュレーション前の I/0 のプルアップの状態を設定することができます。 ON : プルアップ OFF : トライステート

 M2, M1, M0 : コンフィギュレーションモード 動作モードを設定します。上表に示したモードは一部のものです。

• X_PROG

OFF : JTAG ON : コンフィギュレーション ROM



6. FPGA へのコンフィギュレーション

FPGA にコンフィギュレーションする際、ディップスイッチの設定が必要です。 ディップスイッチを下記のように設定してください。

SW1

	1	2	3	4	5	6	7	8
ON(0)	Х	Х	Х	Х				
OFF(1)	Х	Х	Х	Х				

X : Don't Care

 ▼ FPGA へのコンフィギュレーションは iMPACT により行ないます。 iMPACT を起動し、[Boundary Scan]モードを実行します。 [File]-[Initialize Chain]をクリックすると、FPGA が認識されます。 FPGA に対して bit ファイルを割り付けてください。

Bundary Scan	· · · · · · · · · · · · · · · · · · ·	
Solvederial SolvetMAP Desktop Configuration Direct SPI Configuration SolvetemAC SolvetemAC PROM File Formatter	TDI	Assign New Confectation File ZIX Los in Support Out / COMPUT-VSUP Grant Gal/ComPUT-VSUP Grant Gal/ComPUT-V
esable Operations are:	<u>×</u>	j.mags insteam XXH00F-D25 insteam j.neo fram,drk TOP/html insteam itemation File game topbit joen file game Qeen File game All Design Files (Molt *abl *alsy *iso *all Qeen Geneel
		Cancel <u>All</u> <u>Byposs</u> C Nore C Endele Programming of SPI Flash Device Attached to this FPGA C Endele Programming of SPI Flash Device Attached to this FPGA
ations	Boundary Scan	
done. PROGRESS END - End Operatio Elapsed time = 0 sec. // *** BATCH CMD : identify	п.	

▼ 次にデバイスのアイコン上で右クリックをし、[Program…]をクリックします。 FPGA へのコンフィギュレーションの際は、通常[Verify]のチェックを外してくだ さい。コンフィギュレーションが成功すると、[Program Succeeded]と表記されま す。

MPACT - Doundary Scanj	the Markon links		Silver Apt - Doundary Scan		× III ×
108 × 0 0 × 0 × ==	01 20 20 20 20	2001	To Fa fu Tee descon Orbu pool	201 20 00 C -20 N2	<pre>clbic</pre>
+ 23 Revelop: Som - 33 Revelop: - 34 Revelop: -	TD	e ()) 16 general America	4: 23 Boaday Scon. - 23 SeviCeld - 25 SeviCeld -	TX - Read	
Modes Dvoi lable Operations are # Transe # Den to and Get Davies D and Get Davies D	(1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	Park. Park. eve Confexantion File.	Media: Notable Operations are: 	ø	
Read Status Register		1" Maily General CP But FFCH Registers	-Pead Status Resister		Program Succeeded
Operation	a Bounders Scan	(* 1999) af see Charles (in heat	Operationa		
Al Contra Allen Allen Married		$\label{eq:states} \left\{ \begin{array}{c} F & v \in \{1,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,$	20 INFO.INFACT - 17: Checking 17: Frogrammed Successfull POORESS_DN - End Operatio Elapsed Time - 1 dec. 4 Open Afric (Synte	done pindone. Pr	X Contection Retrie Cate USE SHE Gal-ter
		The Corps are the			



7. SPI-PROM への書き込み

- 7.1. mcs データ作成方法
 - ▼ iMPACT Mode にある[PROM File Formatter]をクリックします。

SiMPACT - [Boundary Scan]	Lak	
Image: State Series Image: State Series	함 같 다 경제 N? Right click device to select operations	
BigSolectMAP BigSolectMAP BigSolectMAP Borect SPI Configuration BigSolect SPI Configuration Divect SPI Configuration BigSolectMAP BIGM File Formatter	TDI Example xc5vhc50 top bt	
Modes	100	
/ xd Available Operations are:		
Operations	😺 Boundary Scan	
×		
Quinut (From (Warning		<u> </u>
	Configu	ation Platform Cable USB 6 MHz usb-hs //

▼ 次にFile Name と Location(保存先)を指定し[<u>N</u>ext>]をクリックします。

WIMPACT - Prepare PROM Files		
I want to target a C Xilinx PROM C Generic Parallel PROM		
🕼 3rd-Party SPI PROM		
PROM Supporting Multiple Design Versions:	Spartan3E MultiBoot	×
PROM File Format MCS C TEK C UFP (C [*] format) C EXO C BIN C ISC C HEX Swap Bits		
Checksum Fill Value (2 Hex Digits): FF PROM File Name: test Location: E/xilinx dat/XCM-011/XCM-011-LX50		Browse
	. UT	
	< <u>B</u> ack <u>N</u> ext >	Cancel



🐉 iMPACT - Specify SPI PROM Device	
☐ Auto Select PROM Density	
Select SPI PROM Density (bits)	
Add Data Plies	
< <u>B</u> ack <u>N</u> ext >	Cancel

▼ 次に SPI-PROM の種類を[16M]を選択し[<u>N</u>ext>]をクリックしてください。

▼ 次に[Finish]をクリックします。

/ou have ente	red following inform	ation:		
ROM Type:		SPI PF	ROM	
ile Format		mcs		
ill Value		FF		
'ROM filenam	e	test		
lumber of PR	OMs	1		
Position	Part Name			
0 -	6M			
lick "Finish"	to start adding dev	ice files.		
Xlick "Finish"	to start adding dev	ice files.		



▼ 次に①のダイアログがでます。[OK]をクリックし、割り当てる bit File を 選択します。(②) 次に③のダイアログで[NO]をクリックし、④のダイアログ で[OK]をクリックします。

SiMPACT - [PROM File Formatter]		
Se Ele Edit View Operations Window Help	_ & ×	
Kode K		
Writing file "E:/xilinx dat/XCM-UII/xcm-UII-LX5U//test.prm". Data Stream 0	_	
	have completed	entry.
Output A Error A Warning	ck Uk to continue	(4)
PROM File Generation Tareet SPI PROM [3134656 Bits used File test in Location E/xilinx.dat/X0]	[Ŭ
		and

▼ 次に iMPACT Process にある [Generete File] をダブルクリックします。 [PROM File Generation Succeeded] と表示されれば完了です。

WPACT - [PROM File Formatter]		. 🗆 🗙
Eile Edit View Operations Window Help		- [8] ×
[👌 🖥 🕹 🛱 💥 🖬 🗱 🛱 🕻 🕻	철확이 😺 🕅	
		_
⊕- ∰Boundary Scan	-	
and SlaveSerial	0000000	
99 SelectMAP	SPI	
BDesktop Configuration	PROM	
SortemACE	16M 2.34 % Ful	
PROM File Formatter	top.bt	
Modes		
	×	
Available Operations are:		
🛶 Generate File		
	PROM File Generation Succeeded	
Operations	Boundary Scan Sk PROM File Formatter	
		line
Ux5fa98 (391832) bytes loaded u	from UxU	<u> </u>
Writing file "E:/xilinx_dat/XCM-	-011/XCM-011-LX50//test.mcs".	
Writing file "E:/xilinx_dat/XCM	-011/XCM-011-LX50//test.prm".	100
		<u> </u>
Output (Error (Warning)		<u> </u>
PRC	M File Generation Target SPI PROM 3.134,656 Bits used File: test in Location: E/xilinx_dat/XCM=011/XCM=011=LX	50/

これでコンフィギュレーション ROM に書き込むための.mcs ファイルが生成されました。



7.2. SPI-PROM への書き込み

SPI-PROMに書き込む際。ディップスイッチの設定が必要です。 ディップスイッチを下記のように設定してください。(5-7の設定は不要)

SW1								
	1	2	3	4	5	6	7	8
ON (0)				Х	Х	Х	Х	
0FF(1)				Х	Х	Х	Х	

X : Don't Care

▼ iMPACT Mode を[Direct SPI Confguration]にし、右クリック[Add SPI Device…] を<u>クリックしてください。</u>

WIMPACT - [Direct SPI Configuration]	
🔯 Eile Edit View Operations Options Qutput Debug Window Help	_[8] ×
沙 🗟 😸 🛍 📉 蒜 菜 蒜 蒜 🛱 🔅 🦛 む 🥨 🕺	
X	
ter tegBoundary Scan	
- BaySlaveSerial	
- gg/SelectMAP	
Biblional CPI Continuation	
SystemACF	
PROM File Formatter	
Right click to Add Device or Ider	tifv Device
Modes	
× i	
Available Operations are:	
Add SPI Device C	tr I+D
Cable Auto Connect	
Cable Setup	
Operations	uration
	addar
J Writing file "E:\xilinx_dat\XCM-011\XCM-011-LX50\//test.prm".	1
// *** BATCH CHD : setHode -spi	
	_
Cutput & Error & Warning	<u> </u>
	No Cable Connection

▼ SPI-PROM の種類を選択してください。(M25P16)
 (*) LX85, LX110 の場合は 32M を選択してください。

wiMPACT - [Direct SPI Configuration]		- 🗆 🗵
Se File Edit View Operations Options Output Debug	s Window Help	_ 6 ×
B & B & B & B & B & B & B & B & B & B &	# # C 😺 😽	
X		
A SaBoundary Scan		
L- topbit		
ee SlaveSerial		
BBSelectMAP		
Bo Desktop Configuration		
- BDirect SPI Configuration		
SystemACE		
PROM File Formatter		
Madaa	Right click to Add Device or Identify Device	
MODES	Select Device Part Name	×
	Colord RDOM	
Available Operations are:	Delect Price	
	Part Name AT(5000/10	- I
	MODBOTO	3
	M25P16	
	M25P32	
	QK M25P40 M25P64	Help
	M25P80	
	M26PE40	
Operations	M25PE8U M45PE40	
	Boundary Scan PROM File Formatter Direct SPI Configuration M45PE80	Ŧ
M // *** BATCH CMD : setMode -bs		-
// *** BATCH CMD : setMode -bs		
// *** BATCH CND : setHode -spi		
// *** BAICH CHD : SetHode -spi		-
4		
Utput (Error (Warning)		
	No Cabi	e Connection





▼ SPI-PROM を選択し、右クリックし[Program…]をクリックしてください。

▼ [Verify] [Erase Before Programming] [Parallel Mode] にチェックを入れ [OK] をクリックしてください。





▼ [Program Succeeded]と表示されれば完了です。

MPACT - [Direct SPI Configuration]	
Super for Yew offering Contra Marcon Bet	·····································
Saleundary Soan Soan	SQLK MOSI SS_IN SS_IN m25p16 text.mos
Modes / ± Available Operations are: ⇒ Vorify ⇒ Erase	
mageBlank Check mage Readback	Program Succeeded
Operations	Boundary Scan SPROM File Formatter Direct SPI Configuration
<pre>> '1': Verification completed. PROGRESS END - End Operation. Elapsed time = 31 sec.</pre>	z
Output (Error (Warning	

8. ROM から FPGA へのコンフィギュレーション(パワーON 動作)

ROM から FPGA にコンフィギュレーションする際、ディップスイッチの設定が必要です。 ディップスイッチを下記のように設定してください。

SW1

	1	2	3	4	5	6	7	8
ON(0)				Х				
OFF(1)				Х				

X : Don't Care

ディップスイッチの設定後、ボードの電源を入れます。



9. コンフィギュレーションレートの設定

XCM-011 ではコンフィギュレーションレートの設定が可能です。

▼ ISE の Processes のタブにある[Generate Programming File]で右クリックし、 [Properties…]をクリックしてください。



▼ [Configuration Options]の[Configuration Rate]を任意の値に設定し、 [OK]をクリックしてください。

General Ontions Configuration Options Startup Options	Configuration Options	
Readback Options Encryption Options	Property Name	Value
, and the second se	Configuration Rate	20 💌
	Configuration Clk (Configuration Pins)	2
	Configuration Pin M0	9
	Configuration Pin M1	13
	Configuration Pin M2	17
	Configuration Pin Program	20
	Configuration Pin Done	27
	Configuration Pin Init	31
	Configuration Pin CS	
	Configuration Pin DIn	Fui 💽
	Configuration Pin Busy	Pull 💌
	Configuration Pin RdWr	Pull 💌
	JTAG Pin TCK	Pull 💌
	JTAG Pin TDI	Pull 💌
	JTAG Pin TDO	Pull 💌
	JTAG Pin TMS	Pull 💌
	Property display level: Advanced 💌	<u>D</u> efault



10. FPGA ピン割付表

10.1. ユーザ I/O (CNA)

BANK Group	NET LABEL	FPGA ピン	CNA	ピン#	FPGA ピン	NET LABEL	BANK Group
	V33_A	-	1	2	-	V33_A	
		電源予約	3	4	電源予約		
		GND	5	6	GND		
Α	IOA0	A2	7	8	A3	IOA1	Α
Α	IOA2	B1	9	10	B2	IOA3	Α
Α	IOA4	D1	11	12	C1	IOA5	Α
А	IOA6	C4	13	14	B4	IOA7	Α
		GND	15	16	GND		
А	IOA8	C2	17	18	C3	IOA9	Α
А	IOA10	F3	19	20	E3	IOA11	Α
Α	IOA12	J3	21	22	H3	IOA13	Α
Α	IOA14	L3	23	24	L4	IOA15	Α
		GND	25	26	GND		
Α	IOA16	M2	27	28	N2	IOA17	Α
Α	IOA18	Т3	29	30	R3	IOA19	А
Α	IOA20	Т2	31	32	R2	IOA21	Α
Α	IOA22	E2	33	34	E1	IOA23	А
		GND	35	36	GND		
Α	IOA24	F2	37	38	G2	IOA25	А
Α	IOA26	G1	39	40	H1	IOA27	А
А	IOA28	H2	41	42	J1	IOA29	А
Α	IOA30	K1	43	44	L2	IOA31	Α
		GND	45	46	GND		
Α	IOA32	M1	47	48	N1	IOA33	Α
Α	IOA34	P1	49	50	R1	IOA35	Α
Α	IOA36	V1	51	52	V2	IOA37	Α
Α	IOA38	AB1	53	54	AB2	IOA39	Α
		GND	55	56	GND		Α
Α	IOA40	AC1	57	58	AC2	IOA41	Α
Α	IOA42	AD1	59	60	AE1	IOA43	Α
Α	IOA44	AE2	61	62	AF2	IOA45	Α
Α	IOA46	AE3	63	64	AF3	IOA47	Α
Α	IOA48 *1	AF4	65	66	AF5	IOA49 *2	А

*1) R16 を介して CLKAP(F14)に接続されています

*2) R17 を介して CLKBN(E13, D13)に接続されています



10.2. ユーザ I/O (CNB)

BANK Group	NET LABEL	FPGA ピン	CNA	ピン#	FPGA ピン	NET LABEL	BANK Group
	VIO(B) *3	-	1	2	-	VIO(B) *3	
		電源予約	3	4	電源予約		
		GND	5	6	GND		
В	IOB0	B24	7	8	C23	IOB1	В
В	IOB2	C24	9	10	D24	IOB3	В
В	IOB4	F24	11	12	F25	IOB5	В
В	IOB6	A20	13	14	B20	IOB7	В
		GND	15	16	GND		
В	IOB8	A22	17	18	B22	IOB9	В
В	IOB10	A25	19	20	B25	IOB11	В
В	IOB12	B26	21	22	C26	IOB13	В
В	IOB14	D25	23	24	D26	IOB15	В
		GND	25	26	GND		
В	IOB16	E25	27	28	E26	IOB17	В
В	IOB18	G26	29	30	H26	IOB19	В
В	IOB20	K25	31	32	K26	IOB21	В
В	IOB22	M25	33	34	M26	IOB23	В
		GND	35	36	GND		
В	IOB24	N26	37	38	P26	IOB25	В
В	IOB26	G24	39	40	G25	IOB27	В
В	IOB28	J24	41	42	H24	IOB29	В
В	IOB30	L24	43	44	L25	IOB31	В
В		GND	45	46	GND		
В	IOB32	N24	47	48	M24	IOB33	В
В	IOB34	P25	49	50	P24	IOB35	В
В	IOB36	R23	51	52	R22	IOB37	В
В	IOB38	T23	53	54	T22	IOB39	В
		GND	55	56	GND		
В	IOB40	U21	57	58	U22	IOB41	В
В	IOB42	V23	59	60	V24	IOB43	В
В	IOB44	Y22	61	62	Y23	IOB45	В
В	IOB46	AA23	63	64	AA24	IOB47	В
В	IOB48 *4	AC24	65	66	AB24	IOB49 *5	В

*3) VIO(B)は通常 3.3V。変更時は JP1 を取外す

*4) R15 を介して CLKCP(AC13)に接続されています

*5) R14 を介して CLKDN(AC12, AD11)に接続されています



10.3. SDRAM (U10)

SDRAM				
Pin Name	Pin	NET LABEL	FPGA Pin	
DQ0	2	SDD0	G19	
DQ1	4	SDD1	H18	
DQ2	5	SDD2	F18	
DQ3	7	SDD3	G17	
DQ4	8	SDD4	F17	
DQ5	10	SDD5	H17	
DQ6	11	SDD6	G16	
DQ7	13	SDD7	F15	
DQ8	42	SDD8	E6	
DQ9	44	SDD9	G6	
DQ10	45	SDD10	E7	
DQ11	47	SDD11	F7	
DQ12	48	SDD12	E8	
DQ13	50	SDD13	F8	
DQ14	51	SDD14	G7	
DQ15	53	SDD15	H8	
A0	23	SDADD0	H11	
A1	24	SDADD1	G10	
A2	25	SDADD2	G9	
A3	26	SDADD3	H9	
A4	29	SDADD4	K5	
A5	30	SDADD5	J4	
A6	31	SDADD6	J5	
A7	32	SDADD7	H4	
A8	33	SDADD8	G4	
A9	34	SDADD9	F4	
A10	22	SDADD10	G11	
A11	35	SDADD11	G5	
A12	36	SDADD12	E5	
BA0	20	SDBS0	G12	
BA1	21	SDBS1	H12	
DQML	15	SDLDQM	G15	
DQMH	39	SDUDQM	F5	
WE#	16	nSDWE	H14	
CAS#	17	nSDCAS	G14	
RAS#	18	nSDRAS	H13	
CS#	19	nSDCS	F13	
CKE	37	nSDCLKE	F10	
		SDDCLKO	E18 *1	
CLK	38	SDDCLK	F19 *2	

*1) R13 を介して接続されています

*2) R24 を介して接続されています



10.4. FRAM (U11)

FRAM	И		
Pin Name	Pin	NET LABEL	FPGA PIN
A0	10	FRAM_A0	Y6
A1	9	FRAM_A1	AB7
A2	8	FRAM_A2	AA7
A3	7	FRAM_A3	Y7
A4	6	FRAM_A4	W6
A5	5	FRAM_A5	T7
A6	4	FRAM_A6	U6
A7	3	FRAM_A7	U7
A8	25	FRAM_A8	U4
A9	24	FRAM_A9	V3
A10	21	FRAM_A10	AA5
A11	23	FRAM_A11	W3
A12	2	FRAM_A12	V6
A13	26	FRAM_A13	T4
A14	1	FRAM_A14	V7
DQ0	11	FRAM_D0	AC6
DQ1	12	FRAM_D1	AD6
DQ2	13	FRAM_D2	W5
DQ3	15	FRAM_D3	AE5
DQ4	16	FRAM_D4	AD5
DQ5	17	FRAM_D5	AD4
DQ6	18	FRAM_D6	AD3
DQ7	19	FRAM_D7	AB4
OE#	22	FRAM_OEn	Y3
WE#	27	FRAM_WEn	Т5
CE#	20	FRAM_CEn	AA4

10.5. オンボードクロック

周波数	NET LABEL	FPGA Pin
40 MU-	GCLK1	D15
40 IVIFIZ	GCLK2	E16,E17

10.6. 汎用スイッチ

SW	NET LABEL	FPGA Pin
SW2	PSW0	Y2
SW3	PSW1	AA2



10.7. 汎用 LED

LED	NET LABEL	FPGA Pin
L3	LED0	AB6
L4	LED1	V4

10.8. ディップスイッチ

No.	NET LABEL	FPGA Pin
1	FS0	AA14
2	FS1	AA13
3	FS2	AB11
4	HSWAP_EN	L18
5	X_M1	Y17
6	X_M2	V18
7	X_M0	W18
8	X_PROG	J18

10.9. オンボードテストポイント

TP	FPGA Pin
1	AD18
2	AC18
3	AC17
4	AC16
5	A12
6	A13
7	B12
8	C13

10.10.温度ダイオード(CN2)

コネクタ番号	FPGA Pin	
1	DXP	
2	GND	
3	DXN	

FPGA の温度測定用ダイオードに直結します。外部での温度監視にご使用頂けます。 弊社 UTL-015 をご使用頂けます。詳しくは回路図、データシートをご参照ください。



11. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

http://www.hdl.co.jp/ftpdata/xcm-011/index.html http://www.hdl.co.jp/support_c.html

- 回路図
- ピン割付表
- 外形図
- パターン図
- ネットリスト
 - ...等

また下記サポートページも合わせてご活用ください。

http://www.hdl.co.jp/spc/index.php

12. 付属資料

- 1. 基板回路図(別紙)
- 2. 外形図

13. お問い合せについて

お問い合せ時は、製品型番とシリアル番号を添えて下さるようお願い致します。

e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。

または、当社ホームページに設置のお問い合せフォームからお問い合せください。 技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメールな どをご利用くださるようご協力をお願いいたします。

おことわり

当社では、開発ツールの使用方法や FPGA などのデバイスそのものについて、サポート外と させていただいております。あらかじめご了承下さいませ。





Virtex-5 ブレッドボード
(カードサイズ)
XCM-011 シリーズ (Rev2)
ユーザーズマニュアル

2010/06/10 Ver.2.0

2012/08/31 Ver.2.1

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL:072-620-2002 FAX:072-620-2003 URL:http://www.hdl.co.jp/