




MAX II ブレッドボード  
ACM-001-1270 (Rev2)  
ユーザーズマニュアル  
Ver. 2.1



ヒューマンデータ



## 目次

● はじめに.....	1
● ご注意.....	1
● 改訂記録.....	2
1. 固定ピンまたは未使用ピンについて <b>【重要】</b> .....	2
2. 製品の内容について.....	3
3. 仕様.....	3
4. 製品説明.....	4
4.1. 各部名称.....	4
4.2. ブロック図.....	5
4.3. 電源.....	5
4.4. リセット IC.....	6
4.5. JTAG コネクタ (CN3).....	6
5. FPGA ピン割付表.....	7
5.1. ユーザ I/O (CNA).....	7
5.2. ユーザ I/O (CNB).....	8
5.3. オンボードクロック.....	9
5.4. 外部クロック入力.....	9
5.5. 汎用 LED.....	9
5.6. RESET.....	9
6. サポートページ.....	10
7. 付属資料.....	10



## ● はじめに

この度は MAX II ブレッドボード / ACM-001-1270 をお買い上げいただきまして、誠にありがとうございます。

ACM-001-1270 は、ALTERA 社の高性能 CPLD である MAX II を用いた評価用ボードで、リセット回路、クロック回路、などを装備した、使いやすいボードになっています。

どうぞご活用ください。

## ● ご注意

 <b>禁止</b>	1 本製品には、民生用の一般電子部品が使用されています。宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2 水中、高湿度の場所での使用はご遠慮ください。
	3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの使用はご遠慮ください。
	4 基板表面に他の金属が接触した状態で電源を入れしないでください。
	5 定格を越える電源を加えないでください。
 <b>注意</b>	6 本書の内容は、改良のため将来予告なしに変更することがありますので、ご了承ください。
	7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
	8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承ください。
	9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
	10 本書および、回路図、サンプル回路などを無断で複製、引用、配布することはお断りいたします。
	11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12 ノイズの多い環境での動作は保障しかねますのでご了承ください。
	13 静電気にご注意ください。

## ● 改訂記録


日付	バージョン	改訂内容
2012/04/06	2.1	・ダウンロードケーブル接続参考図の更新など

### 1. 固定ピンまたは未使用ピンについて **【重要】**

本ボードでは未使用ピンを全て入力とすることができます。

Quartus II の Device Option により設定できます。

[Assignments] → [Device] → [Device & Pin Options] → [Unused Pins] → [As inputs tri-stated] に設定してください。



## 2. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら弊社宛にご連絡ください。

CPLD ボード	ACM-001-1270	1
付属品		1
マニュアル（本書）		1 *
ユーザ登録はがき		1 *

\* オーダー毎に各 1 部の場合があります。（ご要望により追加請求できます）


## 3. 仕様

製品型番	ACM-001-1270
搭載 CPLD	EPM1270T144C5N
オンボードクロック	30MHz（外部供給可能）
電源	DC 3.3[V]
ユーザ I/O	100 本 (50 本 x 2)
I/O コネクタ	66 ピンスルーホール 0.9[mm] x 2 組（2.54mm ピッチ）
汎用 LED	4（入力ジャンパ兼用）
プリント基板	ガラスエポキシ 4 層基板 1.6t
リセット回路	内蔵 (240ms TYP)
JTAG コネクタ	DIL10 ピン Box ヘッダ (2.54mm ピッチ)
ステータス LED	POWER (赤)
基板寸法	86 x 54 [mm]
質量	約 21 [g]
消費電流	N/A（詳細は CPLD データシートご参照）
付属品	DIL80 ピンヘッダ x2
	ジャンパソケット x4

\*これらの部品や仕様は変更となる場合がございます

## 4. 製品説明


### 4.1. 各部名称



部品面

(はんだ面への部品実装はありません)

## 4.2. ブロック図



## 4.3. 電源

本ボードは、DC 3.3V 単一電源で動作します。外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意ください。



電源は CNA、CNB から太い配線で供給してください。  
GND はすべての PIN に接続してください。



#### 4.4. リセット IC

本ボードは、リセット IC として [LM809M3-2.63/NOPB] を搭載しております。電源投入後、約 240[ms] で立ち上がります（負論理）。詳細はデータシートをご覧ください。

#### 4.5. JTAG コネクタ (CN3)

CPLD への書き込み時に使用します。  
ピン配置は次表のとおりです。



CN3

回路図上 信号名	ダウンロードケーブル 信号名	ピン番号		ダウンロードケーブル 信号名	回路図上 信号名
XTCK	TCK	1	2	GND	GND
XTDO	TDO	3	4	VCC(3.3V)	V33A
XTMS	TMS	5	6	-	-
-	-	7	8	-	-
XTDI	TDI	9	10	GND	GND

#### 注意

ダウンロードケーブルを接続する場合は、逆差しにご注意ください。

## 5. FPGA ピン割付表

### 5.1. ユーザ I/O (CNA)

BANK Group	NET LABEL	CPLD Pin	CNA Pin		CPLD Pin	NET LABEL	BANK Group
	V33	3.3V	1	2	3.3V	V33	
	V50A	電源予約	3	4	電源予約	V50A	
	GND	GND	5	6	GND	GND	
A	IOA0 *1	109	7	8	110	IOA1 *2	A
A	IOA2	111	9	10	112	IOA3	A
A	IOA4	113	11	12	114	IOA5	A
A	IOA6	117	13	14	118	IOA7	A
	GND	GND	15	16	GND	GND	
A	IOA8	119	17	18	120	IOA9	A
A	IOA10	121	19	20	122	IOA11	A
A	IOA12	123	21	22	124	IOA13	A
A	IOA14	125	23	24	127	IOA15	A
	GND	GND	25	26	GND	GND	
A	IOA16	129	27	28	130	IOA17	A
A	IOA18	131	29	30	132	IOA19	A
A	IOA20	133	31	32	134	IOA21	A
A	IOA22	137	33	34	138	IOA23	A
	GND	GND	35	36	GND	GND	
A	IOA24	139	37	38	140	IOA25	A
A	IOA26	141	39	40	142	IOA27	A
A	IOA28	143	41	42	1	IOA29	A
A	IOA30	2	43	44	3	IOA31	A
	GND	GND	45	46	GND	GND	
A	IOA32	4	47	48	5	IOA33	A
A	IOA34	6	49	50	7	IOA35	A
A	IOA36	8	51	52	11	IOA37	A
A	IOA38	12	53	54	13	IOA39	A
	GND	GND	55	56	GND	GND	
A	IOA40	14	57	58	15	IOA41	A
A	IOA42	16	59	60	21	IOA43	A
A	IOA44	22	61	62	23	IOA45	A
A	IOA46	24	63	64	27	IOA47	A
A	IOA48	28	65	66	29	IOA49	A

\*1 抵抗を介して CPLD ピン# 18 (CLK0) に接続

\*2 抵抗を介して CPLD ピン# 20 (CLK1) に接続

## 5.2. ユーザ I/O (CNB)

BANK Group	NET LABEL	CPLD Pin	CNB Pin		CPLD Pin	NET LABEL	BANK Group
	V33B	3.3V	1	2	3.3V	V33B	
	V50B	電源予約	3	4	電源予約	V50B	
	GND	GND	5	6	GND	GND	
B	IOB0 *3	108	7	8	107	IOB1 *4	B
B	IOB2	106	9	10	105	IOB3	B
B	IOB4	104	11	12	103	IOB5	B
B	IOB6	102	13	14	101	IOB7	B
	GND	GND	15	16	GND	GND	
B	IOB8	98	17	18	97	IOB9	B
B	IOB10	96	19	20	95	IOB11	B
B	IOB12	94	21	22	93	IOB13	B
B	IOB14	88	23	24	87	IOB15	B
	GND	GND	25	26	GND	GND	
B	IOB16	86	27	28	85	IOB17	B
B	IOB18	84	29	30	81	IOB19	B
B	IOB20	80	31	32	79	IOB21	B
B	IOB22	78	33	34	77	IOB23	B
	GND	GND	35	36	GND	GND	
B	IOB24	76	37	38	75	IOB25	B
B	IOB26	74	39	40	73	IOB27	B
B	IOB28	72	41	42	71	IOB29	B
B	IOB30	70	43	44	69	IOB31	B
	GND	GND	45	46	GND	GND	
B	IOB32	68	47	48	67	IOB33	B
B	IOB34	66	49	50	63	IOB35	B
B	IOB36	62	51	52	59	IOB37	B
B	IOB38	58	53	54	57	IOB39	B
	GND	GND	55	56	GND	GND	
B	IOB40	55	57	58	53	IOB41	B
B	IOB42	52	59	60	51	IOB43	B
B	IOB44	50	61	62	49	IOB45	B
B	IOB46	48	63	64	45	IOB47	B
B	IOB48	44	65	66	43	IOB49	B

\*3 抵抗を介して CPLD ピン# 89 (CLK2) に接続可能

\*4 抵抗を介して CPLD ピン# 91 (CLK3) に接続可能

### 5.3. オンボードクロック

周波数	NET LABEL	CPLD Pin
30MHz	CLK2	89
	CLK3	91

### 5.4. 外部クロック入力

周波数	NET LABEL	CPLD Pin
任意	CLK0	18
	CLK1	20

### 5.5. 汎用LED

LED	NET LABEL	CPLD Pin
LED2	LED2	37
LED3	LED3	38
LED4	LED4	39
LED5	LED5	40

### 5.6. RESET

NET LABEL	CPLD Pin
RESET	61

電源投入後、約 240[ms]で立ち上がります。(負論理)

## 6. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

<http://www.hdl.co.jp/ftpdata/acm-001/index.html>

[http://www.hdl.co.jp/support\\_c.html](http://www.hdl.co.jp/support_c.html)


- 回路図
- ピン割付表
- 外形図
- ネットリスト                                  ... 等

また下記サポートページも合わせてご活用ください。

<http://www.hdl.co.jp/spc/>

## 7. 付属資料

1. 基板外形図
2. 基板回路図（別紙）



<b>HUMANDATA</b> <sup>®</sup>	UNIT	mm	TITLE	ACM-001 Outline Drawing
	CHK	DWG	SCALE	DWG NO
			1/1	G-ACM-001
			REV	D
			ISSUED	
			12. Apr. 04	
			HDL	

---

MAX II ブレッドボード  
ACM-001-1270 (Rev2)  
ユーザーズマニュアル

---

2004/11/16 初版  
2005/06/23 第2版  
2006/07/19 第2版 (A)  
2008/02/04 第3版 (Rev2)

2012/04/06 Ver.2.1

---

有限会社ヒューマンデータ

〒567-0034  
大阪府茨木市中穂積1-2-10  
ジブラルタ生命茨木ビル  
TEL : 072-620-2002  
FAX : 072-620-2003  
URL : <http://www.hdl.co.jp/>

---