





ヒューマンデータ



目 次

• はじめに	1
● ご注意	1
● 改訂記録	2
1	
	Z
2. 製品の内容について	2
3. 仕様	3
4. 製品説明	4
4.1. 各部名称	4
4.2. ブロック図	5
4.3. クロック	5
4.4. ボード電源	6
4.5. I/U 電源	6 7
4.0. USD コントローフ 4.7 デバイスドライバのインストール	/ 7
4.8. 設定スイッチ (SW1)	7
$5 \text{EPGA} \neg \neg \neg \neg \neg \neg \neg \neg \neg $	0
5.1 車田ツールを使用する	0 8
5.2. JTAG ダウンロードケーブルを使用する	8
5.3. コンフィギュレーション ROM を使用する	9
6. FT2232H 用 EEPROM の初期値(参考)	9
7. FPGA ピン割付け表	10
7.1. ユーザ I/0 (CNA)	10
7.2. ユーザ I/O (CNB)	
7.3. オンボードクロック	11
7.4. 外部クロック入力	11
7.5. USB インタフェース	
/.0. 汎用 LEU	
1.1. / セソメノト LEU	12 10
δ.	13
9. 付属資料	13

HUMANDATA.

● はじめに

この度は USB-FPGA ボード EDX-301 をお買い上げ頂き、ありがとうございます。

Spartan-6 搭載 USB-FPGA ボード EDX-301 は、USB インタフェースをもつ PC に接続し、XILINX 社の開発ソフト(ISE)などにより設計した回路を USB 経由でコンフィギュレーションできる USB-FPGA ボードです。

USB コントローラに FTDI 社の FT2232H を採用しており、FPGA とのアプリケーション通信に ご使用いただけます。アプリケーション通信には仮想 COM ポートドライバにより行うことがで きます。

専用コンフィギュレーションツール「BBC [EDX-301]」により、USB ケーブルのみで FPGA の コンフィギュレーション、コンフィギュレーション ROM への書込みを行うことが出来ます。 XILINX 社提供の開発環境などのインストールが必要ありませんので、検査治具などにも便利 にご利用いただけます。

どうぞご活用ください。

●ご注意

	1	本製品には、民生用の一般電子部品が使用されています。
		宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる
		特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
	2	水中、高湿度の場所での使用はご遠慮ください。
禁止	3	腐食性ガス、可燃性ガス等引火性のガスのあるところでの
		使用はご遠慮ください。
	4	基板表面に他の金属が接触した状態で電源を入れないでください。
	5	定格を越える電源を加えないでください。
	6	本書の内容は、改良のため将来予告なしに変更することがありますので、
		ご了承願います。
	7	本書の内容については万全を期して作成しましたが、万一誤りなど、お気
		づきの点がございましたら、ご連絡をお願いいたします。
注意	8	本製品の運用の結果につきましては、7.項にかかわらず当社は責任を負
		いかねますので、ご了承願います。
	9	本書に記載されている使用と異なる使用をされ、あるいは本書に記載され
		ていない使用をされた場合の結果については、当社は責任を負いません。
	10	本書および、回路図、サンプル回路などを無断で複写、引用、配布するこ
		とはお断りいたします。
	11	発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
	12	ノイズの多い環境での動作は保障しかねますのでご了承ください。
	13	静電気にご注意ください。

1



● 改訂記録

日付	バージョン		改訂内容	
2012/04/02	1.0	・初版発行		

1. 開発環境

FPGAの内部回路設計には、回路図エディタや HDL入力ツール、論理合成ツールが必要です。 これらの開発ツールは、XILINX 社が配布する ISE がご使用頂けます。 本マニュアルは ISE Ver. 13.4 を元に作成しています。

2. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら弊社宛 にご連絡ください。

USB-FPGA ボード EDX-301	1	
付属品	1	
マニュアル(本書)	1	*
ユーザ登録はがき	1	*

* オーダー毎に各1部の場合があります。(ご要望により追加請求できます)

3. 仕様

製品型番	EDX-301		
搭載 FPGA	XC6SLX16-2CSG225C		
コンフィグ ROM	M25P16-VMF6P (16Mbit)		
オンボードクロック	50MHz		
外部クロック入力	ユーザI/0 コネクタ (CNA-26/27, CNB-26/27)		
電源	DC 5.0[V]		
消費電流	N/A (詳細は FPGA データシートをご参照ください)		
基板寸法	53 x 54 [mm]		
質量	約 18 [g]		
ユーザ 1/0	56本 (CNA:28, CNB:28)		
汎用スイッチ	2(押しボタン x1, DIP x1bit)		
汎用 LED	4		
7 セグメント LED	1		
プリント基板	ガラスエポキシ6層基板 1.6t		
リセット信号	コンフィグ用リセット信号(typ.240ms)		
JTAG コネクタ	SIL7 ピンソケット 2.54mm ピッチ		
ステータス LED	POWER(赤),DONE(青)		
	SIL7 ロングピンヘッダ(本体に取付け済み)x1		
付属品	DIL40 ピンヘッダ x2		
	USB ケーブル (Mini-B, 1.0m) x1		

*これらの部品や仕様は変更となる場合がございます



4. 製品説明

4.1. 各部名称



部品面



はんだ面



4.2. ブロック図



4.3. クロック

オンボードクロックとして 50MHz を搭載しています。ユーザ I/O より外部クロックを入力することも可能です。 詳しくは回路図をご参照ください。



4.4. ボード電源

電源は CNA, CNB より 5.0V を供給してください。内部で必要になる 3.3V、1.2V はオンボードレギュレータにより生成されます。

外部から供給する電源は充分安定して、充分な余裕のあるものをご用意ください。いずれも 5.0V を超えることはできません。

JP2の設定により、USBバスパワーを使用できます。



◆ 1-3, 2-4 間をショート(出荷時設定)

- ユーザコネクタからの電源入力のみを使用します



 ◆ 1-2, 3-4 間をショート
 - USB バスパワーをボードに接続します (FPGA の設計によって電流が不足する場合があります)

4.5.1/0 電源

FPGA のバンクはボードでの用途によって、下表のようにグループ化されています。

FPGA BANK	Vcco	NET LABEL	BANK Group	用途
0	VCC0_0	VIO(B)	В	CNB I/O
1	VCCO_1	V33A	А	CNA I/O
2	VCCO_2	V33A	А	CNA I/O
3	VCC0_3	V33A	A	USB I/F

Bank Group A への Vcco, V33A は 3.3V 固定となっています。Bank Group B への Vcco, V10(B) へは JP1 より V33A が供給されます。

詳しくは FPGA のデータシートや回路図などを参照してください。



◆ 3-4 間をショート(出荷時設定)

- VIO(B)に V33A が供給されます

ジャンパを外すことにより切り離すことができます



HUMANDATA

4.6. USB コントローラ

USB コントローラ IC として、FTDI 社の FT2232H を搭載しています。デュアルチャンネル IC ですので 2 つのチャンネル (A/B) が PC に認識されます。

チャンネルAはユーザ通信用としてFPGAの汎用ポートに、チャンネルBはFPGAコンフィギュレーション用として制御ピンに接続されています。

JP3 により、リセットと EEPROM への接続を設定できます。





- SHORT: FT2232H 用 EEPROM を使用する(出荷時設定)
- OPEN :FT2232H 用 EEPROM を使用しない
 - FT2232H をデフォルト設定(デフォルトディスクリプ タ、A/B チャンネル共に UART モード)で PC に認識さ せる場合に使用します

SHORT : FPGA ピンを FT2232H リセットに接続する - FPGA の接続ピンを High とすると FT2232H にリセット をかけることが出来ます

をかけることが山木より

- OPEN : 接続しない(出荷時設定)
 - BBC[EDX-301]を使用する場合は OPEN としてください

4.7. デバイスドライバのインストール

USB コントローラを PC に認識させるため、デバイスドライバをインストールする必要があり ます。初回接続時に、お使いの OS の指示に従いインストールを行ってください。 製品サポートページにて、デバイスドライバ インストールガイドを公開しておりますので ご参照ください。

デバイスドライバファイルのダウンロードは、製品サポートページから行ってください。

4.8. 設定スイッチ (SW1)

SW1[2]は汎用用途に使用できます。X_M1 は FPGA の M1 ピンに接続されており、FPGA のコン フィギュレーションモードを変更することが可能です。 OFF で High (1), ON で Low (0) となります。

SW1

ASW2[2]	X_M1[1]	コンギュレーションモード
Х	ON	マスタシリアル/SPI
Х	0FF	USB/JTAG



X: Don't Care

マスタシリアル/SPIモード
 電源投入時、コンフィギュレーション ROM を使用する場合に設定します

USB/JTAG モード
 USB または JTAG からコンフィギュレーションを行う場合に設定します
 コンフィギュレーション ROM を使用しない場合もこの設定としてください



5. FPGA コンフィギュレーション

5.1. 専用ツールを使用する

BBC [EDX-301]をお使いいただくと、USB ケーブルのみで下記の操作を行うことができます。

- FPGA コンフィギュレーション
- コンフィギュレーション ROM への書込み, 消去

製品サポートページからダウンロードしてご活用ください。

BBC [EDX-301] Ver.1		BBC [EDX-301] Ver.1	0
FPGA Config Config Device Option	cEXIT	FPGA Config Config Device Option	17048 EXIT
File F:¥bit_data¥top↓bit		File F:¥bit_data¥top.bit	
Port EDX-301 HUMANDATA B Go F SW1 setting [2] [1] PC -> FPGA: X OFF	teset	Port EDX-301 HuMANDATA A Go SW1 setting [2] [1] PC -> Config Device : X OFF Config Device -> FPGA : X ON	Process flow FPGA Config Bulk Erase Sector Erase White Verify FPGA Reset
 5UCCESS (FPGA Configuration) 	×	BULK ERASE WRITEOK ROM Status CheckOK VERIFYOK Elapsed Time: 17048 SUCCESS (Config ROM Access) 	OK

5.2. JTAG ダウンロードケーブルを使用する

Xilix のツール (iMPACT や ChipScope)を使用する場合には JATG コネクタを使用します。別途 専用ダウンロードケーブルが必要となります。

ダウンロードケーブルとの接続には、付属のロングピンヘッダをご利用ください。JTAG コネ クタのピン配置は下表のとおりです。

CN2

ピン番号	信号名	方向				
1	GND	I/O				
2	ТСК	IN				
3	TDO	OUT				
4	TMS	IN				
5	VCC(3.3V)	OUT				
6	TDI	IN				
7	GND	I/O				





^{*}画面は開発中のものです

HUMANDATA.

5.3. コンフィギュレーション ROM を使用する

コンフィギュレーション ROM に書込まれた回路データは、電源投入時に自動的に FPGA にコ ンフィギュレーションされます。電源投入時にコンフィギュレーションする場合、コンフィ ギュレーションモードを「マスタシリアル/SPI」としてください

ROMには十分に検査した回路データを書き込むようにしてください。誤った回路データをコンフィギュレーションした場合、FPGAなどに重大な不具合が生じることがあります。

6. FT2232H 用 EEPROM の初期値(参考)

出荷時には、下図のように設定されております。

MProg - Multi Device EEPROM Programm	er (Program Mode)	2	
ile <u>D</u> evice <u>T</u> ools <u>H</u> elp			
	<u> </u>		
Basic Details Device Type FT2232H USB VID / PID Own VID & PID Vendor ID 0F87 Product ID 1021 BM / C Device Specific Options USB Version Number Disable USB Serial Number Pull Down IO Pins in USB Suspend Suspend on DBLIS7 Low	USB Power Options Bus Powered Self Powered USB Serial Number Control Serial Number Prefix (2 digits) Use Fixed Serial Number Fixed Serial Number (8 digits) EDX-301 USB Remote Wake Up Enable USB Remote Wake Up	FT232R FT2232H FT423	
Product and Manufacturer Descriptor Strings Manufacturer Product Descriptor HuMANDATA LTD. EDX-301 HuMAND Programming Options	8	C N3332 DARN C 245 FIFO C CPU FIFO C OPTO Isolate Driver C Virtual COM Port C D2XX Direct	
Only Program Blank Devices	*	IO Pins Grp Slow Schmitt Drive Slew Input AL	

(MPROG Version 3.5)



7. FPGA ピン割付け表

7.1. ユーザ I/O (CNA)

BANK Group	ネット ラベル	FPGAピン	CNA ピン#		FPGAピン	ネット ラベル	BANK Group
	V33CN *1	-	1	2	-	V33CN *1	
	V50CN	-	3	4	-	V50CN	
		GND	5	6	GND		
Α	10A0	R4	7	8	N4	10A1	Α
Α	10A2	R5	9	10	P5	10A3	Α
Α	10A4	R6	11	12	N6	10A5	Α
Α	10A6	R7	13	14	P7	10A7	Α
		GND	15	16	GND		
Α	10A8	R8	17	18	N8	10A9	Α
Α	10A10	R9	19	20	P9	I0A11	Α
Α	10A12	H13	21	22	H15	10A13	Α
Α	10A14	J15	23	24	J14	10A15	Α
		GND	25	26	GND		
Α	10A16	K15	27	28	K13	I0A17	Α
Α	10A18	M15	29	30	M13	I0A19	Α
Α	10A20	N15	31	32	N14	I0A21	Α
Α	10A22	L15	33	34	L14	10A23	Α
		GND	35	36	GND		
Α	10A24	F15	37	38	F13	10A25	Α
Α	10A26 *2	E15	39	40	E14	10A27 *3	Α

(*1) JP4 を実装して、ボード上の 3.3V を出力することが出来ます

(*2) 抵抗(R9)を介して EXCLK_A1(K12)に接続されています

(*3) 抵抗(R10)を介して EXCLK_A2(L12)に接続されています



7.2. ユーザ I/O (CNB)

BANK Group	ネット ラベル	FPGAピン	CNB ピン#		FPGAピン	ネット ラベル	BANK Group
	VIO(B)	-	1	2	-	VI0(B)	
	V50CN	-	3	4	-	V50CN	
		GND	5	6	GND		
В	I OBO	B3	7	8	A3	10B1	В
В	10B2	C4	9	10	A4	10B3	В
В	10B4	D5	11	12	C5	10B5	В
В	10B6	B5	13	14	A5	10B7	В
		GND	15	16	GND		
В	10B8	C6	17	18	A6	I 0B9	В
В	10B10	B7	19	20	A7	10B11	В
В	10B12	C8	21	22	A8	10B13	В
В	10B14	F10	23	24	E9	10B15	В
		GND	25	26	GND		
В	10B16	D10	27	28	C9	I0B17	В
В	10B18	D11	29	30	C11	I0B19	В
В	10B20	B11	31	32	A11	I 0B21	В
В	10B22	C12	33	34	A12	10B23	В
		GND	35	36	GND		
В	10B24	B13	37	38	A13	10B25	В
В	10B26 *1	E6	39	40	D6	10B27 *2	В

(*1) 抵抗(R7)を介して EXCLK_BP1(E7)に接続されています

(*2) 抵抗(R8)を介して EXCLK_BN1(D8)に接続されています

7.3. オンボードクロック

周波数	NET LABEL	FPGAピン
50MHz	GCLK_50_B0	B9
	GCLK_50_B1	G14
	GCLK_50_B2	K8
	GCLK_50_B3	H3

7.4. 外部クロック入力

コネクタ	NET LABEL	FPGAピン
CNA_39	EXCLK_A1	K12
CNA_40	EXCLK_A2	L12
CNB_39	EXCLK_BP1	E7
CNB_40	EXCLK_BN1	D8



7.5. USB インタフェース

		Operation Mode				
NET LABEL	FPGA Pin	RS232	245 FIF0 (Sync)	Sync/Async Bit-bang	MPSSE	CPU Style FIFO
ADBUSO	G1	TDX	DO	DO	TCK/SK	DO
ADBUS1	H1	RXD	D1	D1	TDI/DO	D1
ADBUS2	J3	RTS#	D2	D2	TDO/DI	D2
ADBUS3	J2	CTS#	D3	D3	TMS/CS	D3
ADBUS4	J1	DTR#	D4	D4	GPIOLO	D4
ADBUS5	K3	DSR#	D5	D5	GPI0L1	D5
ADBUS6	K1	DCD#	D6	D6	GP10L2	D6
ADBUS7	L2	RI#	D7	D7	GP10L3	D7
ACBUSO	L1	TXDEN	RXF#	-	GP I OHO	CS#
ACBUS1	K5	_	TXE#	WRSTB#	GP10H1	AO
ACBUS2	M3	_	RD#	RDSTB#	GP10H2	RD#
ACBUS3	P1	RXLED#	WR#	-	GP10H3	WR#
ACBUS4	P2	TXLED#	SIWUA	SIWUA	GP10H4	SIWUA
ACBUS5	K4	_	CLKOUT	-	GP10H5	-
ACBUS6	N1	-	0E#	-	GP10H6	-
ACBUS7	N2	-	-	-	GP10H7	-
USB-DET	G2					

XUSBRESET M1

*各動作モードの詳細については FT2232H のデータシートをご参照ください

7.6. 汎用 LED

LED	NET LABEL	FPGAピン
L0	ULEDO	E1
L1	ULED1	D1
L2	ULED2	C1
L3	ULED3	C2

* Low で点灯します

7.7.7セグメント LED

Segment	NET LABEL	FPGAピン
а	SA_0	B14
b	SB_0	B15
С	SC_0	J13
d	SD_0	D13
е	SE_0	D15
f	SF_0	C15
g	SG_0	C14
DP	SDP_0	J11

* Low で点灯します



HUMANDATA®

7.8. 汎用スイッチ

SW	NET LABEL	FPGA Pin
SW2	PSW2	F1
SW1[2]	ASW2	N5

8. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。 ソースファイルはサポートページにて公開されております。ご自由に改造し、用途に合った ツールを開発していただけます。

http://www.hdl.co.jp/ftpdata/EDX-301/index.html http://www.hdl.co.jp/support_c.html

- 回路図
- ピン割付表
- 外形図
- ネットリスト
- デバイスドライバファイル
- デバイスドライバインストールマニュアル
- コンフィギュレーションツール BBC[EDX-301] ...等

また下記サポートページも合わせてご活用ください。

http://www.hdl.co.jp/spc/

9. 付属資料

- 1. 基板外形図
- 2. 基板回路図(別紙)





Spartan-6 USB-FPGA ボード EDX-301 ユーザーズマニュアル

2012/04/02 Ver.1.0 (初版)

有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル TEL: 072-620-2002 FAX: 072-620-2003 URL: http://www.hdl.co.jp/