

ASB-004 ユーザーズマニュアル

第3版 R2

ヒューマンデータ

は	:じめに	2
1	注意	2
製	品の内容について	2
1	概要	3
2	ASB-004の構成	3
	2.1 電源	3
	2.2 ダウンロードケーブル	3
	2. 3 CPLD	3
	2.4 INIT(初期化)スイッチ	3
	2.5 コンフィグレーション ROM	3
	2.6 USB インターフェース	3
	2.7 クロック	4
	2. 8 汎用 LED (LED3, 4, 5, 6)	4
	2.9 ディップスイッチ (SW2)	4
	2. 10 GPIF	4
3	ジャンパスイッチの設定	6
	3.1 コンフィグレーションモード(JP3)の切替	6
	3.2 コンフィグレーションデータ(JP4)の切替	6
	3.3 JTAG チェイン(JP5)の切替	6
	3.4 ジャンパ設定のまとめ	7
4	仮想 COM ポートドライバ	8
	4.1 インストール手順	8
	4.2 インストール作業完了の確認	9
	4.3 ドライバのアンインストール	9
	4. 4 USB ケーブル接続時の注意点	9
5	USB による FPGA コンフィグレーション	10
	5.1 ISEの設定	10
	5.2 サンプル回路の動作	10
	5.3 ED Term による FPGA コンフィグレーション	10
	5.4 ED Term を利用した通信実験	10
	5. 5 TeraTerm によるコンフィグレーション	11
	5. 6 COPY コマンド	11
6	コンフィグレーション ROM の利用	12
	6.1 コンフィクレーション ROM への書込み	12
_	6.2 ROM による FPGA コンフィグレーション	13
7	付属 CD−ROM の内容	14
8		14
9	ASB-004 参考資料について	14

はじめに

この度は,USB GPIF ボード ASB-004 をお買い上げいただきまして,誠にありがとうございます.

本ボードは, Xilinx 社の FPGA であるスパルタン (XC2S100TQ144:約10万ゲート)とUSB モジュールを装備し, GPIF(外部拡張コネクタ)により, 外部機器との接続を容易にします.物理層における配線の誤りを抑え, 快適なディジタル回路の設計環境を提供します. FPGA の回路設計には, Xilinx 社が無償配布する WebPack ISE にて開発が可能です. どうぞ, ご活用ください.

ご注意

- 1. 本書の内容は,改良のため将来予告なしに変更することがありますので,ご了承願います.
- 2. 本書の内容については万全の記して作成しましたが,万一誤りなど,お気づきの点がございましたら,ご連絡をお願いいたします.
- 3. 本製品の運用の結果につきましては、2.項にかかわらず当社は責任を負いかねますので、ご了承願います.
- 4. 本書に記載されている使用と異なる使用をされ,あるいは本書に記載されていない使用をされた場合の結果については,当社は責任を負いません.
- 5. 本書および,回路図,サンプル回路などを無断で複写,引用,配布することはお断りいたします.

製品の内容について

本パッケージには,以下のものが含まれています.万一,不足などがございましたら,弊社宛にご連絡ください.

USB-GPIF ボード/ASB-004	1
USB ケーブル	1
50ピンコネクタ (2 組) / フラットケーブル (20cm)	1
ドライバ CD	1
AC アダプタ(9V)	1
マニュアル(本書)	1
ユーザー登録はがき	1

1 概要

ASB-004 は,スパルタン (XC2S100TQ144:約10 万ゲ ート)とUSB モジュールを備えた USB-GPIF ボードです. GPIF(外部拡張コネクタ)に接続した機器と,USB 経由で容 易に通信が行えます.

コンフィグレーション方法には, iMPACT(Xilinx 社の開発 ツール)を利用した JTAG によるパラレルポート, コンフィグレ ーション ROM に加え, USB 経由でのコンフィグレーションも 可能です.

クロックモジュールや汎用 LED, ディップスイッチなどを装備し, ディジタル回路の試作評価に, 最適な環境となっております.

2 ASB-004 の構成



2.1 電源

電源は USB から供給されます. USB からの電源供給が 不十分な場合は AC アダプタを接続してください.

内部で必要な,5V,3.3V,2.5V はオンボードのレギュレー タが生成します.内部でブリッジダイオードを使用しているた め,電源ジャックに極性はありません.2.1 の標準的な AC アダプタ(9 から 12V)を用いることができます.付属の AC ア ダプタをご使用ください.

2.2 ダウンロードケーブル

ダウンロードケーブルは Xilinx 社の JTAG ケーブル、また は弊社 XCKIT や XC2を JTAG ポート(CN6)に接続して,ご 利用ください.ジャンパスイッチを変更することで,CPLD, FPGA, ROM に書き込むことができます.3章の「ジャンパス イッチの選択」を参照して下さい.

USB ケーブルを利用して, FPGA をコンフィグレーション することも可能です.この場合, Xilinx の iMPACT を利用す ることはできません.5章の「通信実験」にて詳しく説明しま す.MultiLINX ケーブルには,対応しておりません.

2. 3 CPLD

CPLD の内部回路は, FPGA のコンフィグレーション信号 を生成し, USB 制御信号の切替えをおこないます.

JTAG ポート(CN6)を利用する場合には, CPLD を意識す る必要はありません。

次に, CPLDの回路の動作について説明します.

■FPGA へのコンフィグレーション

開発ツールで生成された bit ファイルを USB ケーブルか ら送信し, FPGA のコンフィグレーションを行います. 受信し た1バイト単位のデータを CPLD が, シリアルに変換し, コ ンフィグレーションクロック(CCLK)とデータ(DIN)として, FPGA に供給します。

ダウンロードする直前には, INIT(初期化)スイッチを押して ください.これにより, PROG は L となり, FPGA は初期化さ れます.



■コンフィグレーション完了

コンフィグレーション完了信号(DONE)が H で, CPLD は USB 制御信号を解放します.この状態では,コンフィグレー ション完了信号である DONE-LED(LED2)が点灯します.



FPGA ユーザー回路で USB 制御

USB コントローラを FPGA 内に記述したユーザー回路か ら制御することが可能です. CPLD 側に制御を戻すには 初 期化(INIT)スイッチを押してください. DONE LED は消灯しま す.この状態で CPLD は USB 信号を認識できるようになりま す.



2.4 INIT(初期化)スイッチ

この INIT スイッチは CPLD が USB 制御可能な状態に戻 すと同時に, FPGA も初期化します.これは PROG を L に 下げることで,実現します.

2.5 コンフィグレーション ROM

シリアル ROM によりコンフィグレーションする場合は、 Xilinx 社の XC18V シリーズをご利用ください、ROM 型番は 「XC18V01PC20C」となります.

ROM 使用時は,コンフィグレーション完了信号である DONE-LED は無効となり,LED は常時点灯します.

ご利用の際には,3章の「ジャンパスイッチの選択」を参照 して下さい.

2.6 USB インターフェース

コンフィグレーションや通信実験を行う前に,仮想 COM ポートドライバを PC にインストールしてください.このドライ バを利用することで,通常のシリアルポートのように扱えます. 仮想 COM ポートドライバ以外に**ダイレクトドライバ**も利用 できますが,本マニュアルでは仮想 COM ポートを中心に説 明します.これら両方のドライバを同時に使うことはできません.詳細は,FTDI社のホームページを参照して下さい.

http://www.ftdichip.com/

FPGA 内のユーザー回路で USB 機能を利用する際には, 付属のデータシート(ds245b11.pdf)を参照して下さい. FPGA に接続しているピン番号は次表の通りです.

ピン名	入出力(FPGA)	ピン番号
USB_DATA7	入出力	19番
USB_DATA6	入出力	20番
USB_DATA5	入出力	21番
USB_DATA4	入出力	22番
USB_DATA3	入出力	23番
USB_DATA2	入出力	26番
USB_DATA1	入出力	27番
USB_DATA0	入出力	28番
USB_WR	出力	12番
USB_TXE	入力	11番
USB_RD	出力	13番
USB_RXF	入力	10番

2.7 クロック

EXO-3 より, FPGA に 18.432MHz と 72kHz のクロックを供給します.クロックの周波数は固定です.また, CPLD 内部 回路にて 72kHz を 1kHz に分周し, FPGA に供給しています. クロックピンはすべてグローバルピンです.



ピン名	周波数	ピン番号
CLK0	18.432 MHz	88番
CLK1	72 kHz	91番
CLK2	1 kHz	18番
CLK3	1 kHz	15番

2.8 汎用 LED (LED3, 4, 5, 6)

汎用 LED は負論理です.Low にて点灯します.完全に 消灯させるには,ハイインピーダンスとするか,オープンドレ インにてオフとしてください.

ピン名	ピン番号
LED0	38番
LED1	31番
LED2	30番
LED3	29番

2.9 ディップスイッチ (SW2)

ON 側にて Low となります.

ピン名	ピン番号
DSW0	40番
DSW1	41番
DSW2	42番
DSW3	43番

2. 10 GPIF

GPIFとは外部拡張コネクタのピン配置のパターンを一定の規則に従って,取決めたインターフェースです.これにより, GPIFを搭載しているボード間はフラットケーブルのみで,容易に接続が可能となり,作業効率が上がります.



上のコネクタの右上の1番ピンから順に50ピンまで,下の 表のような配列になっています.また,11番の CLK と12番 の RESET は FPGA の I/O ピンに接続してあります.通常の 信号線として,ご利用ください.この配列は CN3, CN4 ともに 同じです.

USB から電源供給する場合,7番ピンと8番ピンの5V は ダイオードを利用しているため,4.65V 程度です.接続した ボードが5Vを必要とする場合には,AC アダプタをご利用く ださい.

1	NC	2	NC
3	2.5V	4	2.5V
5	3.3V	6	3.3V
7	5 V	8	5 V
9	GND	10	GND
11	CLK	12	RESET
13	GND	14	GND
15	I/O 0	16	I/O 1
17	I/O 2	18	I/O 3
19	I/O 4	20	I/O 5
21	I/O 6	22	I/O 7
23	GND	24	GND
25	I/O 8	26	I/O 9
27	I/O 10	28	I/O 11
29	I/O 12	30	I/O 13
31	I/O 14	32	I/O 15
33	GND	34	GND
35	I/O 16	36	I/O 17
37	I/O 18	38	I/O 19
39	I/O 20	40	I/O 21
4 1	I/O 22	42	I/O 23
43	GND	44	GND
45	I/O 24	46	I/O 25
47	I/O 26	48	I/O 27
49	I/O 28	50	I/O 29

GPIFとFPGAの接続について説明します.次の2つの表はGPIFとFPGAのピン番号の対応表です.ここでは,基板の回路図に合わせて,EXAとEXBという名前にしています.

CN3			
GPIF	FPGA	GPIF	FPGA
11 EXACLK	99	12 EXARST	100
15 EXA0	101	16 EXA1	102
17 EXA2	103	18 EXA3	112
19 EXA4	113	20 EXA5	114
21 EXA6	115	22 EXA7	116
25 EXA8	117	26 EXA9	118
27 EXA10	120	28 EXA11	121
29 EXA12	122	30 EXA13	123
31 EXA14	124	32 EXA15	126
35 EXA16	129	36 EXA17	130
37 EXA18	131	38 EXA19	132
39 EXA20	133	40 EXA21	134
41 EXA22	136	42 EXA23	137
45 EXA24	138	46 EXA25	139
47 EXA26	140	48 EXA27	3
49 EXA28	4	50 EXA29	5

CN4			
GPIF	FPGA	GPIF	FPGA
11 EXBCLK	44	12 EXBRST	46
15 EXB0	47	16 EXB1	48
17 EXB2	49	18 EXB3	50
19 EXB4	51	20 EXB5	54
21 EXB6	56	22 EXB7	57
25 EXB8	58	26 EXB9	59
27 EXB10	60	28 EXB11	62
29 EXB12	63	30 EXB13	64
31 EXB14	65	32 EXB15	66
35 EXB16	67	36 EXB17	74
37 EXB18	75	38 EXB19	76
39 EXB20	77	40 EXB21	78
41 EXB22	79	42 EXB23	80
45 EXB24	83	46 EXB25	84
47 EXB26	85	48 EXB27	86
49 EXB28	87	50 EXB29	93

これらのピンは, すべて FPGA の I/O ピンに接続しています. ユーザー回路で入出力を定義し, ご利用ください.

3 ジャンパスイッチの設定

本ボードのジャンパスイッチの設定について説明します.



3.1 コンフィグレーションモード(JP3)の切替



JP3 の変更により, FPGA の M0,1,2 に入力される論理を CPLD が変更します. USB 経由で FPGA をコンィグレーショ ンする場合と, ROM/JTAG で FPGA をコンフィグレーション する場合の切替えに使用します.

JP3 の設定

ショート	ROM (Master Serial) / JTAG
オープン	USB(Slave Serial)

3.2 コンフィグレーションデータ(JP4)の切替



JP4 はコンフィグレーション時に必要となる CCLK, DONE, DIN, PROG, INIT の5つの信号の切替を行います. ジャンパ は5つ揃えて変更して下さい.

上図のように上側(2-3 間)にすれば ROM となり, 下側(1-2 間)にすれば USB(CPLD)となります. USB と接続した状態で, DONE-LED は有効となります. JTAG ポートからダウンロードする場合には USB 側(1-2 間)としてください. JTAG によるダウンロードの場合でも, USB 側(1-2 間)と設定して下さい.

▼JP4 の設定

ROM 2-3 間	ROM	
USB 1-2 間	USB / JTAG	

3.3 JTAG チェイン(JP5)の切替

JTAG ポート(CN6)を使用して, iMpact(Xilinx 社開発ツー ル)でダウンロードする場合に, JTAG チェインの切替を行い ます.これによって,ターゲットとなるデバイスが変更されま す.

下図の JP5 のように, 5-6 間と 7-8 間をショートさせると iMpact では xc2s100 を認識し表示します.

JP5 で[FPGA]を選択し, JTAG チェインに加える.



JP5 の設定	
1-2 間	ROM (XC18V01)
3−4 間	
5-6 間	FPGA (XC2S100)
7−8 間	
9 -10 間	CPLD (XC9572XL)
11-12 間	

注意)JTAG により FPGA をコンフィグレーションする場合には, Start-UP Clock を JTAG Clock に変更して下さい.



9-10 間と 11-12 間をショートさせ, CPLD の内部回路を 消去した場合, USB 経由でののコンフィグレーションはでき なくなります.

IMPACT で xc2s100 の書込み時, 「Verify」を行うとエラー になります.詳細は Xilinx 社のアンサー::13461 を参照して 下さい.

3.4 ジャンパ設定のまとめ

1.USB から FPGA への書込み

JP3 : オープン JP4 : USB 側 Start-Up Clock : CCLK(開発ツール)

<u>2.ROM から FPGA への書込み</u>

JP3 : ショート JP4 : ROM 側

<u>3 . JTAG ボート から</u>

FPGA への書込み

JP3 : ショート JP4 : USB 側 JP5 : FPGA を選択(5-6 , 7-8 間ショート) Start-Up Clock : JTAG Clock(開発ツール)

<u>ROM へ書込み</u>

JP5: ROM を選択(1-2,3-4 間ショート) Start-Up Clock: CCLK (開発ツール)にて bit ファ イルを作成し, mcs ファイルを書き込む

<u>CPLD へ書込み</u>

JP5: CPLDを選択(9-10,11-12間ショート)

CPLD の内部回路を書き換えると, USB からコンフィ グレーションできなくなる場合があります.ご注意くだ さい.

ROM 装着時の注意点

コンフィグレーション ROM を装着時し, JP3 と JP4 の設 定を ROM 用で, JTAG によるコンフィグレーションを行うと, 次の画面となり, エラーになります.

Suntitled [Configuration Mode] - iMPACT		
Eile Edit Mode Operations Operations	Optio <u>g</u> s <u>Q</u> utput <u>V</u> iew	Нер
	***	0 👪 🕊
Boundary Scan Slave Serial Selec	t Map Desktop Co	Infiguration
TDI Example to the first of the	ning Failed)
PROGRESS_END - End Operation. Elapsed time = 5 sec.		-
eo el		
For Help mess F1	Configuration Mode	Boundary-Scan 4

この状態では, JP3とJP4を切替えても有効になりません. ジャンパスイッチや ROM の抜き差しは,電源を供給してい ない状態で,変更して下さい.

HUMANDATA

4 仮想 COM ポートドライバ

FPGA へのコンフィグレーションと, USB の通信実験の前には, FTDI 社の提供する仮想 COM ポートドライバを PC に インストールする必要があります.

ドライバのインストールは毎回行う必要はありません.本章 で説明するインストール作業が完了後,通常の COM ポート のように操作できます.

4.1 インストール手順

PCとASB-004をUSBケーブルで接続してください. Windows2000の場合は、次のダイアログが表示されます.







[デバイスに最適なドライバを検索する(推奨)]を選択、



[場所を指定]を選択.



「ftdibus.inf」の格納場所を指定します. 付属 CD の FtdiDrivers/VcpDriverを選択して下さい.

新しいード	ウェアの検出ウィザード	×
	製造売が配布するインストールディスクを指定したドライブに挿入 して、TOKI をクリックしてください。	<u>のK</u> キャンセル
	製造元のファイルのコピー元(C) (CYV/CPDRIVER ・	参照(0)_

[次へ]をクリック.

NOV 01-1-212/09033224-0-1-	
F9イバ ファイルの検索 ハードウェア デバイスカドライバ ファイル検索が終了しました。	Ð
法のデバイスのドライバが検索されました: ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
C.	
CW-cpd iverWhitbus inf	
	_
(展る型) (水へ型) キャンセ	

[完了]をクリックすれば,1つめのインストール作業は完 了です.

していードウェアの検出ウィザード	
	新しいハードウェアの検索ウィザードの完了
	USB High Speed Serial Converter/HuMANDATA
	このデバイスに対するソフトウェアのインストールが終了しました。
5.07	フィザードを開けるには(完了)をクリックしてください。
	< 戻る(2) 死了 キャンセル

続けて,新しいハードウェアを認識します.同様の手順で, USB Serial Portのドライバをインストールします.ドライバの 格納場所も同じ(VcpDriver)です.

新しいハードウェアが見つかりま	U/E
USB Serial Po インストール中です	rt.
新していードウェアの検出ウィザード	
	新しいハードウェアの検索ウィザードの開始 このウィザードでは、ハードウェア デバイス用のデバイス ドライバのイン ストール相代にます。
	続行するには、「次へ」をクリックしてください。
	< 展る(図) 【法へ(図) キャンセル

4.2 インストール作業完了の確認

コントロールパネルのデバイスマネージャを開いてくださ い.<u>USB(Universal Serial Bus)コントローラとポート</u>の項 目に,次のデバイスが追加されたか確認してください.



[Finish] をクリックして , 完了です .	
FTDI Uninstaller Version 2.1	×
Uninstalling VID_0F87&PID_1001 Deleting registry entries Deleting files Uninstall complete, press Finish to exit.	
Continue	

4. 4 USB ケーブル接続時の注意点

ポートをオープンした状態で USB ケーブルを ASB-004 から外すと,不安定な状態になる場合があります.通信ソフト 使用時には,ポートを閉じてからケーブルを外してください.

PC の環境によって, ASB-004 とPC を USB ケーブルを 接続し, ASB-004 が認識されるまで, しばらく時間がかかる 場合があります.

4.3 ドライバのアンインストール

インストールした仮想 COM ポートドライバをアンインストー ルする方法について説明します。

仮想 COM ポートドライバが格納されているフォルダに次のようなアイコンがあります. PC と ASB-004 を接続しない状態で, このアイコンをダブルクリックし, 実行してください.



[Continue] をクリックします .

If your USB device is cor	nnected, please unplug it now
Press Continue to uninsta	all the drivers, or Cancel to quit.

HUMANDATA

5 USB による FPGA コンフィグレーション

サンプル回路を例に, USB を利用して, FPGA をコンフィ グレーションする方法について説明します.

5.1 ISEの設定

Bit ファイルを生成する時, Start-UP Clock は次のように [CCLK]を選択して下さい. [Jtag Clock]では, コンフィグレー ションできません.

REINLAY-2.0701012. Design Entry Utilities Synthesize Generate Page annual File Generate PROM File Configure Device (IMPACT)	ー[右クリック]→[プロパティ]
Process View	

TBITY € 8 Image: State of the
Ster 1-10 (2004) ODLK Date Drop (Events) Defection (4) Date Drop (Events) Defection (4) Date Drop (Events) Defection (5)
Backle Internal Done Pipe Ended Content() Ended Content() Ended Content() Ended Content() Ended Content() Ended Content() Ended Ende
Cone Dovy Elevants) Control (c) Seales Cryster Elevants) Control (S) Seales Cryster Elevants) Control (S) Release Write Instead Control Control (S) Release Of Michiel Control Control (S) Release Of Control (S) Sealese CCL, Control (S) Sealese CCL, Control (S) Sealese CCL, Control (S) Control (S
Braile Onlysis Except Exercisi Certifiel 80 Braines ExtPresent Douglet Exercisi Certifiel 80 Braines ExtPresent Douglet Exercisi Certifiel 80 Braines ExtPresent() Certifiel 80 Braines ExtPresent() Certifiel 80 Braines ExtLander Exercision Certifiel 80 Braines ExtLander Exercision Certifiel 80 Drive Done Pin Helt Exercision
Relaxes 64/Waset Output Exerts) Orkell (5) Release Write Exetter (0-stylet Exerts) Orkell (5) Release OLL (Dutput Exerts) Orkell (6) Release OLL (Dutput Exerts) Orkell (6) Orkell Done Pin Helt
Relater Write Enable (Dictivul Exents) De Norl (B) Relaters DLL (Dictivul Exents) De Norl (No Wart) Drive Done Pis High
Release DLL (Dutpot Events) Default (No/Wet) Drive Done Pin Heth
Drive Done Pin Heh

付属 CD のフォルダ [BitFiles] に asb004_spl01.bit を格納 しています.このファイルを USB 経由でダウンロードします.

5.2 サンプル回路の動作

この回路は, USB にて送信されたデータの下位4ビットを 使って, LED へ出力し, 続けてディップスイッチ(SW2)の状態 を PC に返信するものです.また, 上位4ビットは送信したデ ータをそのまま受信します.

3章の「ジャンパスイッチの設定」に従い, J3, J4 を確認し ます. USB 経由では JTAG チェインの設定は無効なので, JP5 の変更しても,影響しません.

JP3 オープン (Slave Serial Mode)

JP4 USB 側(1-2 間ショート) 5つ揃えて

これで,ビットファイルを送信する準備ができました.次に, このファイルを ASB-004 に転送する方法について説明しま す.

5.3 ED Term による FPGA コンフィグレーション

Visual Basic で作成したダウンロードソフトです. ソースコードはすべて公開しておりますので,機能の追加修正も容易に行えます.

付属 CD の EDterm/pkg の setup.exe を実行してください. PC にインストールされます. 起動すると次のようなウィンドウ が表示されます.

🖳 ED Term ver 1.0		×
COM 200-X 300.00-F		於定天更
送信データー		
	C 58193-1417	0
F#スト		送信
154790		送信
テキスト バイナリ - 受信テータ		

デバイスマネージャのポートの項目を確認し、オープンする ポート番号と一致させて下さい。

🍠 USB Serial Port/HuMANDATA LTD. (COM3)

上記のような状態であれば,ポート番号は3となります.また,番号を変更したい場合には上の[USB Serial Port]を右 クリックし,[プロパティ]を選択することで設定の変更が行え ます.

ポート番号が3ではない場合には,[設定変更]をクリック し,次のダイアログから,ポート番号を変更して下さい.変更 が終わったら,[セット]をクリックします.

<mark></mark>	×
ポート番号	
4	セット
削除バイト数	
14	キャンセル

[COM オープン]をクリックします.次に [ダウンロード]を クリックし, bit ファイルを選択します.

送信するときに, ASB-004の INIT ボタンを必ず押してく ださい. 完了すると ASB-004の DONE LED が点灯します.

5.4 ED Term を利用した通信実験

ディップスイッチを1から順にOFF-ON-OFF-ON(0x5)とします.バイナリーデータとして"9A"を送信します.

ED Term ver 1,0		×
00M/0=-X #02/0=F	ポート書号: 3	放在火星
送信データー	⊏ ಜಿಣಿ⊐-	Fftha
〒キスト		送信
NATU BALLIN		
テキスト リジイナリ		
受信データ 15		

受信データに"95"が表示されています.上位4ビットは,エ コー回路によって,そのまま受信し,下位4ビットはディップ スイッチで設定した値,LEDには"1010(0xA)"が出力されて いることを確認できました.

5.5 TeraTerm によるコンフィグレーション

フリーウェアである TeraTerm を利用します.このソフトは 非常に便利な機能が充実しています.利用される場合は, 以下の URL からダウンロードしてください.

http://hp.vector.co.jp/authors/VA002416/

をクリックして下さい.新規接続の場合には次のようなウィンドウが表示されます.

lera lerm: New (connection	X
○ <u>T</u> CP/IP	H <u>o</u> st:	myhost.mydomain 🖃
		IZEInet TCP port#: 23
• <u>S</u> erial	Po <u>r</u> t:	COM3
	OK	Cancel <u>H</u> elp

デバイスマネージャのポートの項目を確認し、オープンするポート番号と一致させて下さい.

🍠 USB Serial Port/HuMANDATA LTD. (COM3)

上記のような状態であれば,ポート番号は3となります.また,番号を変更したい場合には上の[USB Serial Port]を右 クリックし,[プロパティ]を選択することで設定の変更が行え ます.

[File]-[Send file ..]を選択します.

Tera Term: ファイルの	送信			? X
ファイルの場所中	A\$8004	•	🇢 🗈 🖆	ý 🗊 -
acb004_cp101.b	a			
7711/名创	asb004_sp101.bit			BK(Q)
ファイルの種類①	全てのファイル (*,*)		¥	キャンセル
- オポション 屋 バイ	+U@			<u>^ル७₩</u>

ASB-004のINIT ボタンを押し, [バイナリ] にチェックを入 れます.ファイルは asb004_spl01.bit を選択し, [開く] をクリ ックします.

完了すると ASB-004 の DONE LED が点灯します.

5. 6 COPY コマンド

コマンドプロンプトから COPY コマンドを利用することで, FPGA へのコンフィグレーションが可能です.ビットファイル の場所を指定して, COM3 に送信します.

バイナリデータとして,送信するので/Bをつけてください.

C:¥>copy /B C:¥myHDL¥asb004_spl01.bit com3:

🖾 אערם די דער די	
C:¥>copy /B c:¥myHDL¥asb004_sp101.bit com3: 1 個のファイルをコビーしました。	
C:¥>_	

この方法は PC の環境によって,**動作しない場合**があります. す.



6 コンフィグレーション ROM の利用

ROM を使って, FPGA をコンフィグレーションする方法について説明します.

6.1 コンフィグレーション ROM への書込み

ROM にコンフィグレーションデータを書込みには, ISE (Xilinx 社の開発ツール)を利用します.

ビットファイルの生成には, Start-Up Clock を「CCLK」としてください.



70/174	•		_
Start-Up Clock		COLK	2
Insble Internal Done Pipe			
Done (Dulput Events)		Definiti (0)	
Inable Outputs (Output Events)		Default (8)	
Release Set/Reset (Dulput Events)		Definit (8)	
Release Write Enable (Dutput Events)		Default (8)	
Release DLL (Dulput Events)		Default (NoWe)	
Irive Done Pin High		F	
		Default Fa	lpę.

ビットファイルを生成が完了したら, mcs ファイルを作るために, PROM File Formatter を実行します.



次の画面を確認し, [ファイル] [PROM のプロパティ]を 実行します.



ROM の型番「XC18V01」を選択します.



[ファイル] [PROM の保存] で mcs ファイルが作成されます.







ジャンパスイッチ(JP5)の状態を確認して下さい.このジャンパの変更で, JTAG チェインに XC18V01を加えます.

次のように iMPACT で,チェインの初期化のボタンを押し, mcs ファイルを指定します.このとき,mcs ファイルの場所に 注意して下さい.



目的の mcs ファイルを指定すると, PROM の型番を入力 する画面が表示されます.ここでは, xc18v01_pc20 を選択し て下さい.

Select PROM Part Name			오×
Select PROM-			
Part Name:	xc10v01_pc20	•	
QK	Gancel	Help	

asb004_spl.mcs を[Operations] [Program] で書き込みます.



6. 2 ROM による FPGA コンフィグレーション

データを書き込んだ ROM を使って, FPGA をコンフィグレ ーションします.ジャンパスイッチが次のようになっているか 確認します.JP4 は5つ揃えて変更して下さい.

- JP3 $\mathfrak{D}_{\exists} \mathsf{P}$ (Master Serial Mode)
- JP4 ROM 側(2-3 間ショート) 5つ揃えて

電源投入時に, ROM から FPGA にデータが送られ, コン フィグレーションされます. USB ケーブルと AC アダプタを 抜いて,電源を再投入してください. USB ケーブルを抜く際 には,通信ソフトを終了(ポートをクローズ)させてください.

ROM を利用の際には, DONE-LED と INIT-SW は利用できません. DONE-LED は常時点灯となります.

7 付属 CD-ROM の内容

付属 CD-ROM には,本マニュアルで説明した通信ソフト ED Term やサンプル回路などを収録しています. 各フォルダは,次のような内容となっています.

[BitFilses]

5章の「USB 通信実験」で利用したビットファイル

[ISEprj] 5章の「USB 通信実験」で利用した ISE プロジェクト

[DataSheet] FT245BM(FTDI 社 USB FIFO)のデータシート

【FtdiDrivers】 仮想 COM ポートドライバ(VcpDriver), ダイレクトドライバ(DirectDriver),

【EDterm】 通信ソフトED Term のセットアップファイルと VB ソース

【Document】 ユーザーズマニュアルと回路図

8 トラブル Q&A

通信やコンフィグレーション時の主なトラブルについて,原因とその解決策について説明します.

→ PC と ASB-004 の接続時, すべての制御ができなくなる

マシンの環境によって, USB デバイスが認識されるまで, 10秒以上かかる場合があります.

→ デバイスマネージャに表示されない

パソコンと ASB-004 が未接続の状態ではデバイスマネージャには表示されません. 接続すると, Plug&Play 機能によって, 自動認識します.

USB ケーブルの挿入後, すぐにポートをオープンすると認 識中であるために, エラーとなる場合があります.

→ FTDI 社のダイレクトドライバをインストールするには

仮想 COM ポートドライバ以外にダイレクトドライバを付属 CD に収録しています.ダイレクトドライバの利用を希望され る場合には,仮想 COM ポートドライバを削除して,ダイレクト ドライバを再インストールしてください.**両方のドライバを同** 時に使用することはできません.



ダイレクトドライバを削除するには,ASB-004とPC を<u>未接続の状態</u>で左のアイコンをクリックし,アンイ ンストール作業を実行してください.

→ **コンフィグレーションできない ①** ジャンパスイッチを確認して下さい.

JP3 コンフィグレーションモード JP4 コンフィグレーションデータ JP5 JTAG チェイン

3章の「ジャンパスイッチの設定」を確認して下さい.

→ コンフィグレーションできない ②

Start-Up Clock の状態に注意して下さい. USB 経由なら ば「CCLK」, JTAG ならば「JTAG Clock」, ROM への書込み には「CCLK」としてください.

Terring uses
Name DLL Christel (Salwal)

→ コンフィグレーションできない ③

仮想 COM ポートドライバが正常にインストールされていな い場合があります.4章を参考にして,デバイスマネージャ 上で認識されているか確認して下さい.

→ コンフィグレーションできない ④

USB からコンフィグレーションする場合には,初期化(INIT) スイッチを押さないと, CPLD は USB 信号を処理できません. USB にて送信されたコンフィグレーションデータは USB FIFO に格納され続け,満杯となります.事前に,INIT スイッ チを押して下さい.



→ iMPACT で書込み時、「Verify」によるエラーが起こる IMPACT で xc2s100 の書込み時、「Verify」を行うとエラー になります.詳細は Xilinx 社のアンサー::13461 を参照して 下さい.

→ 通信ソフトがポートを認識しない

通信ソフトなどでポートをオープンした状態で, USB ケー ブルを外すと, 再びケーブルを接続しても, 不安定になり, ポートを認識しない場合があります. USB ケーブルを外す際 には, 必ずポートをクローズしてください.

→ 電源供給が不十分

ノートPCや環境により,電源供給が不十分となる場合があ ります.付属のACアダプタを利用して下さい.

9 ASB-004 参考資料について

追加資料や参考資料がつくられた場合は,

【製品サポートページ】 <u>http://www.hdl.co.jp/support_c.html</u>

にデータをアップロードすることにいたします。ファイルの拡 張子が ".exe" のときは、自己解凍ファイルです。

パスワードを求められたときは"thanks"を入力していただければ開けます。

```
USB-GPIF ボード
ASB-004
```

ユーザーズマニュアル 2002/09/13 初版(R1) 2003/12/08 第2版(R2) 2004/03/29 第3版(R2) 有限会社ヒューマンデータ 〒567-0034 大阪府茨木市中穂積1-2-51 シャトー春日第3ビル5F TEL 072-620-2002 FAX 072-620-2003 URL http://www.hdl.co.jp Mail support@hdl.co.jp