

# Spartan-6 LXT FPGA ボード XCM-111 シリーズ ユーザーズマニュアル Ver. 1.3





ヒューマンデータ



# 目 次

● はじめに	1
● ご注意	1
● 改訂記録	1
1. 共通ピンについて【重要】	2
2. 開発環境	2
3. 製品の内容について	
4. 仕様	3
5. 製品説明	4
5.1. 各部名称	
5.2. ブロック図	5
5.3. 電源	5
5. 4. クロック	
5.5. 設定スイッチ (SW1)	6
6. FPGA コンフィギュレーション	
6.1. JTAG/バウンダリスキャン	
6. 2. コンフィグ ROM ファイルの作成	
6.3. コンフィグ ROM アクセス	9
7. FPGA ピン割付け表	9
7.1. ユーザ I/O (CNA)	
7.2. ユーザ I/O (CNB)	11
7. 3. DDR2 SDRAM (U13)	
7.4. オンボードクロック	
7.5. 外部クロック入力	
7. 6. 汎用 LED	
7.7. 汎用スイッチ	
7.8. 高速シリアルトランシーバ	
7.9. 共通ピン【重要】	13
8. サポートページ	14
9. 付属資料	14
10. お問い合せについて	14



# ● はじめに

この度は Spartan-6 FPGA ボード XCM-111 シリーズをお買い上げいただきまして、誠にありがとうございます。

XCM-111 は、XILINX の高性能 FPGA Spartan-6 LXT シリーズを用いた FPGA ボードで、電源回路、クロック回路、コンフィギュレーション回路などを装備した、使いやすいボードになっています。高速シリアルトランシーバをコネクタに引き出していますので、Rocket IO の評価にもご使用頂けます。

どうぞご活用ください。

### ● ご注意



- 1 本製品には、民生用の一般電子部品が使用されています。 宇宙、航空、医療、原子力等、各種安全装置など人命、事故にかかわる 特別な品質、信頼性が要求される用途でのご使用はご遠慮ください。
- 2 水中、高湿度の場所での使用はご遠慮ください。
- 3 腐食性ガス、可燃性ガス等引火性のガスのあるところでの 使用はご遠慮ください。
- 4 基板表面に他の金属が接触した状態で電源を入れないでください。
- 5 定格を越える電源を加えないでください。



- 6 本書の内容は、改良のため将来予告なしに変更することがありますので、 ご了承願います。
- 7 本書の内容については万全を期して作成しましたが、万一誤りなど、お気づきの点がございましたら、ご連絡をお願いいたします。
- 8 本製品の運用の結果につきましては、7. 項にかかわらず当社は責任を負いかねますので、ご了承願います。
- 9 本書に記載されている使用と異なる使用をされ、あるいは本書に記載されていない使用をされた場合の結果については、当社は責任を負いません。
- 10 本書および、回路図、サンプル回路などを無断で複写、引用、配布することはお断りいたします。
- 11 発煙や発火、異常な発熱があった場合はすぐに電源を切ってください。
- 12 ノイズの多い環境での動作は保障しかねますのでご了承ください。
- 13 静電気にご注意ください。

# ● 改訂記録

日付	バージョン	改訂内容
2011/11/07	1. 0	・初版発行
2012/05/08	1. 1	・ピン割付け表追加:高速シリアルトランシーバ
		・誤植修正:ユーザ I/O(CNB) #13~#16
2012/05/16	1. 2	・2章「開発環境」についての記述を編集
		・10 章「お問い合せについて」を追加
2012/08/22	1. 3	・7.2章「ユーザ I/O(CNB)」 IOB59-63 の Bank Groupを B から
		Aに訂正しました


1




## 1. 共通ピンについて【重要】


本ボードでは、下表の Vref ピンが共通になっています。

意図しないショートを避けるため、未使用ピンの設定を【Float】としておくことを推奨します。ISEでの未使用ピン処理設定の確認は下記をご参照ください。





1.【Generate Programming File】を右クリックして【Process Properties】を開きます



2. 【Configuration Options】内の【Unused IOB Pins】を確認します

# 2. 開発環境

FPGAの内部回路設計には、回路図エディタやHDL入力ツール、論理合成ツール等が必要です。 開発ツールの選択はユーザ様で行っていただくようお願いいたします。当社では開発ツール についてのサポートと搭載デバイスそのもののサポートは一切行っておりません。

本マニュアルは、マニュアル作成時に当社で使用している開発ツールを元に作成しています。



# 3. 製品の内容について

本パッケージには、以下のものが含まれています。万一、不足などがございましたら弊社宛 にご連絡ください。

FPGA ボード XCM-1111付属品1マニュアル (本書)1 \*ユーザ登録はがき1 \*

# 4. 仕様

製品型番	XCM-111-45T	XCM-111-75T	XCM-111-100T	XCM-111-150T		
搭載 FPGA	XC6SLX45T -2FGG484C	XC6SLX75T -2FGG484C	XC6SLX100T -2FGG484C	XC6SLX150T -2FGG484C		
コンフィグ ROM	M25P64-VMF6P	(64Mbit)				
DDR2 SDRAM	MT47H64M16HR-3	3:H (Micron, 1Gbi	t)			
オンボードクロック	50MHz					
Rocket10 用 リファレンスクロック	125MHz 150MHz					
外部クロック入力	ユーザ 1/0 コネ	トクタ (CNA-11/1)	2, CNB-11/12)			
電源	DC 3.3[V]					
ユーザ 1/0	128 本					
Rocket10 (高速シリアル I/F)	Tx:2 チャンネル Rx:2 チャンネル					
汎用スイッチ	2 (Push x1, D	IP x2)				
汎用 LED	2					
プリント基板	ガラスエポキシ	v 10 層基板 1.6t				
リセット信号	コンフィグ用リ	セット信号(typ.	240ms)			
JTAG コネクタ	SIL7 ピンソケッ	ット 2.54mm ピッチ				
ステータス LED	POWER (赤),[	OONE (青)				
基板寸法	43 x 54 [mm]					
質量	約 20 [g]					
消費電流	FPGA 内部のデザインに依存します					
   付属品	SIL7 ロングピン	ノヘッダ(本体に取	双付け済み)x1			
これらの部具や仕様け変更と		/(71) (ヒロセ電機	;) x2			


<sup>\*</sup>これらの部品や仕様は変更となる場合がございます

<sup>\*</sup> オーダー毎に各1部の場合があります。 (ご要望により追加請求できます)




# 5. 製品説明

#### 5.1. 各部名称




部品面



はんだ面



#### 5.2. ブロック図



#### 5.3. 電源

電源は CNA より 3.3V (V33A) を供給してください。外部から供給する 3.3V 電源は充分安定して、充分な余裕のあるものをご用意ください。いずれも 3.3V を超えることはできません。内部で必要になる 2.5V、1.8V、1.2V はオンボードレギュレータにより生成されます。

VIO(B)には CNB より設計に合った値を供給してください。CNA から供給する V33A とは接続されていません。PJ1 を切り替えることによりオンボードの 2.5V を供給することが可能です。 詳しくは FPGA のデータシートや回路図などを参照してください。



#### 5.4. クロック

オンボードクロックとして 50MHz (U9) を搭載しています。CNA、CNB より外部クロックを入力することも可能です。

Rocket10 (高速トランシーバ) 用リファレンスクロックには 125MHz と 150MHz を搭載しています。

#### 5.5. 設定スイッチ (SW1)

設定スイッチによりコンフィギュレーションモードなどを変更することが可能です。各ピンの詳細については Spartan-6 コンフィギュレーションユーザガイドをご参照ください。

#### SW3

番号	4	3	2	1
記号	X_HSWAPEN	X_M1	ASW2	ASW1
出荷時	0FF	0FF	0FF	0FF
説明	プルアップ設定	コンフィグモード設定	汎	用

コンフィギュレーションモード	X_M1
マスタシリアル/SPI	ON
JTAG	0FF



ON: Low (0), OFF: High (1)

#### X\_HSWAPEN

コンフィギュレーション前のユーザ I/0 の状態を設定します。

ON : 内部プルアップ有り OFF : 内部プルアップ無し

#### • X\_M1

コンフィギュレーションモードを設定します。

本来 JTAG モードにてご使用される場合の設定値は自由ですが、上記の設定値にてご使用になることを推奨致します。

#### • ASW1, ASW2

汎用スイッチとしてご使用頂けます。



# 6. FPGA コンフィギュレーション

JTAG コネクタよりバウンダリスキャンを行い、FPGA へのコンフィギュレーションやコンフィグ ROM のアクセスを行います。

コンフィグ ROM から FPGA へのコンフィギュレーションは、マスタシリアル/SPI モード設定時に電源投入にて自動的に行われます。十分に検査した安全性のあるデータを書き込むようにしてください。


JTAG コネクタのピン配置は下表のとおりです。ケーブル接続時は誤接続に注意してください。

"	NI	')
v	IN	4

ピン番号	信号名	方向
1	GND	1/0
2	TCK	IN
3	TD0	OUT
4	TMS	IN
5	VCC	OUT
6	TDI	IN
7	GND	1/0



ダウンロードケーブルとの接続には付属のロングピンヘッダをご使用下さい。






#### 6.1. JTAG/バウンダリスキャン

JTAG より FPGA を直接コンフィギュレーションするには、バウンダリスキャンにより認識されたデバイスに bit ファイルを割りつけてプログラムを実行します。

コンフィグ ROM を使用したコンフィギュレーションには下記を ご参照ください。



#### 6.2. コンフィグ ROM ファイルの作成

コンフィギュレーション ROM へ書き込むためには MCS ファイルが必要となります。書き込みたい bit ファイルから、iMPACT を使用して作成することができます。作成方法の一例を以下に示します。

(1) iMPACT にて「Create PROM File」をダブルクリックします




#### (2) 設定画面にて必要な項目を設定します

Storage Target: SPI Flash - Configure Single FPGA

• Storage Device: 64M (1つ)

● File Format: MCS ● その他項目:任意





- (3) 使用する bit ファイルを選択します
- (4) iMPACT Processes のタブにある「Generate File…」をダブルクリックします
- (5)「Generate Succeeded」と表記されれば完了です

#### 6.3. コンフィグ ROM アクセス

バウンダリスキャン画面にて、下図のようにコンフィグ ROM に MCS ファイルを割付けます。デバイスには【SPI PROM - M25P64】を選択してください。右クリックから各コマンドを実行できます。

コンフィギュレーションモードはマスタシリアル/SPI モードに設定してください。



7. FPGA ピン割付け表

XCM-111 では、FPGA の BANK は下表のように「BANK Group」にまとめられています。Group A の Vcco は CNA より供給する V33A(3.3V) 固定です。Group B の Vcco には CNB より設計に合った値を供給できます。

配線長はWebサポートページよりピン割付表をご参照ください。

FPGA BANK	Vcco	NET LABEL	BANK Group	メモ
0	VCC0_0	V33A	Α	
1	VCCO_1	V18	_	DDR2SDRAM 用
2	VCCO_2	V33A	Α	
3	VCC0_3	V10(B)	В	PJ1 にて V25 へ切り替え可能



# 7.1. ユーザ I/O (CNA)

BANK Group	ネットラベル	FPGA ピン	CNA I	ピン#	FPGA ピン	ネットラベル	BANK Group
Α	V33A	-	1	2	-	V33A	Α
Α	V33A	-	3	4	-	V33A	Α
		電源予約	5	6	電源予約		
		電源予約	7	8	電源予約		
		N. C	9	10	N. C		
Α	ECLK_AP		11	12		ECLK_AN	Α
-	MGT_TXP1_101	B8	13	14	D9	MGT_RXP1_101	-
-	MGT_TXN1_101	A8	15	16	C9	MGT_RXN1_101	-
Α	10A0	A18	17	18	A2	10A32	Α
Α	IOA1	B18	19	20	B2	10A33	Α
Α	10A2	A20	21	22	A3	10A34	Α
Α	10A3	B20	23	24	B3	10A35	Α
Α	10A4	A17	25	26	A4	10A36	Α
Α	10A5	C17	27	28	C4	10A37	Α
Α	10A6	A19	29	30	D4	10A38	Α
		GND	ı	-	GND		
Α	10A7	C19	31	32	D5	10A39	Α
Α	10A8	C18	33	34	E6	10A40	Α
Α	10A9	D17	35	36	E5	IOA41	Α
Α	10A10	F16	37	38	F8	10A42	Α
Α	10A11	E16	39	40	F7	10A43	Α
Α	10A12	F17	41	42	G8	I 0 A 4 4	Α
Α	IOA13	G16	43	44	F9	10A45	Α
Α	10A14	G15	45	46	F10	10A46	Α
Α	10A15	H14	47	48	G9	I 0A47	Α
Α	10A16	Y17	49	50	H11	10A48	Α
		GND	-	-	GND		
Α	10A17	AB17	51	52	H10	I 0A49	Α
Α	10A18	<b>AA</b> 18	53	54	T7	10A50	Α
Α	IOA19	AB18	55	56	U6	10A51	Α
Α	10A20	AA14	57	58	Y7	10A52	A
A	10A21	AB14	59	60	AB7	10A53	Α
A	10A22	AA16	61	62	U14	10A54	Α
Α	10A23	AB16	63	64	AB19	10A55	Α
A	10A24	Y15	65	66	U12	10A56	Α
Α	10A25	AB15	67	68	W9	10A57	Α
Α	10A26	W12	69	70	Y13	10A58	Α
		GND	_	_	GND		
A	10A27	Y12	71	72	AB13	10A59	Α
Α	10A28	Y9	73	74	AB11	10A60	Α
A	10A29	AB9	75	76	AA10	IOA61	Α
A	10A30	AA8	77	78	U13	10A62	Α
Α	10A31	AB8	79	80	AB6	10A63	Α



# 7.2. ユーザ I/O (CNB)

BANK Group	ネットラベル	FPGA ピン	CNB	ピン#	FPGA ピン	ネットラベル	BANK Group
	V10(B)	-	1	2	-	V10(B)	
	V10(B)	_	3	4	-	V10(B)	
		電源予約	5	6	電源予約		
		電源予約	7	8	電源予約		
		N. C	9	10	N. C		
В	CLK_EXBP		11	12		CLK_EXBN	В
_	MGT_TXPO_101	B6	13	14	D7	MGT_RXPO_101	-
_	MGT_TXNO_101	A6	15	16	C7	MGT_RXNO_101	-
В	10B0	E4	17	18	D1	10B32	В
В	IOB1	F3	19	20	D2	10B33	В
В	10B2	Н3	21	22	E1	10B34	В
В	10B3	J4	23	24	E3	10B35	В
В	10B4	H5	25	26	F1	10B36	В
В	10B5	J6	27	28	F2	10B37	В
В	10B6	<b>K</b> 5	29	30	G3	10B38	В
		GND	_	_	GND		
В	10B7	K6	31	32	G1	10B39	В
В	10B8	L4	33	34	H2	10B40	В
В	10B9	M3	35	36	H1	I 0B41	В
В	10B10	K3	37	38	J3	10B42	В
В	10B11	K4	39	40	J1	10B43	В
В	10B12	L6	41	42	K2	10B44	В
В	10B13	M6	43	44	K1	10B45	В
В	10B14	N4	45	46	L3	10B46	В
В	10B15	P3	47	48	L1	10B47	В
В	10B16	P5	49	50	M1	10B48	В
		GND	_	_	GND		
В	10B17	P4	51	52	M2	10B49	В
В	10B18	W4	53	54	N1	10B50	В
В	10B19	Y3	55	56	N3	10B51	В
В	10B20	T1	57	58	P1	10B52	В
В	10B21	T2	59	60	P2	10B53	В
В	10B22	U3	61	62	R1	10B54	В
В	10B23	U1	63	64	R3	10B55	В
В	10B24	V2	65	66	C1	10B56	В
В	10B25	V1	67	68	M7	10B57	В
В	10B26	W3	69	70	R7	10B58	В
		GND		_	GND		
В	10B27	W1	71	72	AB4	10B59	A
В	10B28	Y2	73	74	AA4	10B60	A
В	10B29	Y1	75	76	Y5	10B61	A
В	10B30	AA2	77	78	AB5	10B62	A
В	10B31	AA1	79	80	AA6	10B63	A



# 7. 3. DDR2 SDRAM (U13)

	(0.10)	
Memory Pin Name	ネット ラベル	FPGA ピン
A0	DDR_A0	H21
A1	DDR_A1	H22
A2	DDR_A2	G22
A3	DDR_A3	J20
A4	DDR_A4	H20
A5	DDR_A5	M20
A6	DDR_A6	M19
A7	DDR_A7	G20
A8	DDR_A8	E20
A9	DDR_A9	E22
A10	DDR_A10	J19
A11	DDR_A11	H19
A12	DDR_A12	F22
A13/RFU	DDR_A13	G19
A14/RFU	DDR_A14	F20
A15/RFU	-	-
BA0	DDR_BA0	K17
BA1	DDR_BA1	L17
BA2/RFU	DDR_BA2	K18
DQO	DDR_DQ0	R20
DQ1	DDR_DQ1	R22
DQ2	DDR_DQ2	P21
DQ3	DDR_DQ3	P22
DQ4	DDR_DQ4	L20
DQ5	DDR_DQ5	L22
DQ6	DDR_DQ6	M21
DQ7	DDR_DQ7	M22
DQ8	DDR_DQ8	T21

Memory Pin Name	ネット ラベル	FPGA ピン	
DQ9	DDR_DQ9	T22	
DQ10	DDR_DQ10	U20	
DQ11	DDR_DQ11	U22	
DQ12	DDR_DQ12	W20	
DQ13	DDR_DQ13	W22	
DQ14	DDR_DQ14	Y21	
DQ15	DDR_DQ15	Y22	
LDQS	DDR_LDQS_P	N20	
LDQS#	DDR_LDQS_N	N22	
UDQS	DDR_UDQS_P	V21	
UDQS#	DDR_UDQS_N	V22	
LDM	DDR_LDM	N19	
UDM	DDR_UDM	P20	
RAS#	DDR_RAS	K21	
CAS#	DDR_CAS	K22	
WE#	DDR_WE	K19	
CK	DDR_CK_P K20		
CK#	DDR_CK_N	L19	
CKE	DDR_CKE F21		
ODT	DDR_ODT J22		
_	DDR_RZQ	F18	
-	DDR_Z10	P19	

## 7.4. オンボードクロック

周波数	ネットラベル	FPGA ピン
50MHz	GCLK50_A	Y11
	GCLK50_B	H12
	GCLK50_C	T12
	GCLK50_D	F14



#### 7.5. 外部クロック入力

コネクタ	ネットラベル	FPGA ピン	BANK Group
CNA_11	ECLK_AP	AA12	A
CNA_12	ECLK_AN	AB12	A
CNB_11	ECLK_BP	M5	В
CNB_12	ECLK_BN	M4	В

## 7.6. 汎用 LED

LED	ネットラベル	FPGA ピン
L3	ULED3	D3
L4	ULED4	<b>A</b> 5

#### 7.7. 汎用スイッチ

SW	ネットラベル	FPGA ピン
SW2	PSW2	G13
SW1[1]	ASW1	Y8
SW1[2]	ASW2	AB10

## 7.8. 高速シリアルトランシーバ

FPGA 機能ピン	ネットラベル	FPGA ピン	備考
MGTTXP1_101	MGT_TXP1_101	B8	CNA[13]
MGTTXN1_101	MGT_TXN1_101	A8	CNA [15]
MGTRXP1_101	MGT_RXP1_101	D9	CNA [14]
MGTRXN1_101	MGT_RXN1_101	C9	CNA[16]
MGTTXPO_101	MGT_TXPO_101	B6	CNB[13]
MGTTXNO_101	MGT_TXNO_101	A6	CNB[15]
MGTRXPO_101	MGT_RXPO_101	D7	CNB[14]
MGTRXNO_101	MGT_RXNO_101	C7	CNB[16]
MGTREFCLKOP_101	CLKP_101	A10	125MHz
MGTREFCLKON_101	CLKN_101	B10	125MHz
MGTREFCLK1P_101	CLKP_123	C11	150MHz
MGTREFCLK1N_101	CLKN_123	D11	150MHz

## 7.9. 共通ピン【重要】

下記の汎用ポートは、VREF機能を兼ねているため共通となっています。出力ポートとして使用しないようにご注意ください。詳しくは1章をご参照ください。

VRFB	
P8	
M8	
K8	
B1	

V09_REF
F19
D22
R19
_



# 8. サポートページ

改訂資料やその他参考資料は、必要に応じて各製品の資料ページに公開致します。

http://www.hdl.co.jp/ftpdata/xcm-111/index.html http://www.hdl.co.jp/support\_c.html

- 回路図
- ピン割付表
- 外形図
- ネットリスト

...等

また下記サポートページも合わせてご活用ください。

http://www.hdl.co.jp/spc/index.php

## 9. 付属資料

- 1. 基板外形図
- 2. 基板回路図(別紙)


# 10. お問い合せについて

お問い合せ時は、製品型番とシリアル番号を添えて下さるようお願い致します。

e-mail の場合は、SPC2@hdl.co.jp へご連絡ください。 または、当社ホームページに設置のお問い合せフォームからお問い合せください。 技術的な内容にお電話でご対応するのは困難な場合がございます。可能な限りメール などをご利用くださるようご協力をお願いいたします。

#### おことわり

当社では、開発ツールの使用方法や FPGA などのデバイスそのものについて、サポート外とさせいただいております。あらかじめご了承下さいませ。



# Spartan-6 LXT FPGA ボード XCM-111 シリーズ ユーザーズマニュアル

2011/11/07 Ver.1.0 (初版) 2012/05/08 Ver.1.1 2012/05/16 Ver.1.2

2012/08/22 Ver.1.3

## 有限会社ヒューマンデータ

〒567-0034 大阪府茨木市中穂積1-2-10 ジブラルタ生命茨木ビル

TEL: 072-620-2002 FAX: 072-620-2003

URL : http://www.hdl.co.jp/